思考與練習(xí)題31.基礎(chǔ)知識部分3.1選擇題1.一個觸發(fā)器可記錄一位二進(jìn)制代碼，它有（C）個穩(wěn)態(tài)。A.0B.1C.2D.3E.42．對于D觸發(fā)器，欲使，應(yīng)使輸入D=(C)。A.0B.1C.QD.3．對于JK觸發(fā)器，若J=K，則可完成(C)觸發(fā)器的邏輯功能。A.RSB.D4．欲使JK觸發(fā)器按C.TD.Tˊ工作，可使JK觸發(fā)器的輸入端(A)。A.J=K=0B.J=Q，K=C.J=，K=QD.J=Q，K=0E.J=0，K=5．欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（A）。A.J=K=1B.J=Q，K=C.J=，K=QD.J=Q，K=1E.J=1，K=Q6．同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（A）。A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制7．下列邏輯電路中為時序邏輯電路的是（C）。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器8.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（十進(jìn)制數(shù)）為（D）的計數(shù)器。A.NB.2NC.D.9．同步時序電路和異步時序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制D.輸出只與內(nèi)部狀態(tài)有關(guān)C.沒有穩(wěn)定狀態(tài)10．一位8421BCD碼計數(shù)器至少需要（B）個觸發(fā)器。A.3B.4C.5D.1011．具有記憶和存儲功能的電路屬于時序邏輯電路，故A、B、D電路是時序邏輯電路。a.觸發(fā)器；b.寄存器；c.多位加法器；d.計數(shù)器；e.譯碼器；f.數(shù)據(jù)選擇器12．脈沖整形電路有C。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555定時器13．多諧振蕩器可產(chǎn)生B。A.正弦波B.矩形脈沖C.三角波D.鋸齒波14．石英晶體多諧振蕩器的突出優(yōu)點是C。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭3.2判斷題（正確打√，錯誤的打×）1．D觸發(fā)器的特性方程為，與無關(guān)，所以它沒有記憶功能。（×）2．RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（√）3．由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（×）4．對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（×）5．同步時序電路由組合電路和存儲器兩部分組成。（√）6．時序電路不含有記憶功能的器件。（×）7．同步時序電路具有統(tǒng)一的時鐘CP控制。（√）8．采用或觸發(fā)器也可用來構(gòu)成移位寄存器。(×)9．十進(jìn)制計數(shù)器，除了采用8421編碼或5421編碼形式外，也可采用2421碼、余3碼和格雷碼等其它形式的編碼。(×)10．用反饋清零法或反饋置數(shù)法實現(xiàn)任意進(jìn)制計數(shù)器必須采用二進(jìn)制計數(shù)器芯片，而不能采用十進(jìn)制計數(shù)器芯片。(×)11．施密特觸發(fā)器可用于將三角波變換成正弦波。（×）12．施密特觸發(fā)器有兩個穩(wěn)態(tài)。（√）13．多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（√）14．石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（×）15．施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（√）3.3填空題1．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入=0且=0的信號。2．觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為Q=1，0狀態(tài)為Q=0，可見觸發(fā)器的狀態(tài)指的是Q端的狀態(tài)。3．若一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是5．?dāng)?shù)字電路按照是否有記憶功能通常可分為兩類：組合邏輯電路、時序邏輯電路。6．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電路。7．計數(shù)器按計數(shù)增減趨勢分，有加計數(shù)器、減計數(shù)器和可逆計數(shù)器。。8．計數(shù)器按觸發(fā)器的翻轉(zhuǎn)順序分，有同步和異步計數(shù)器。9．一個五進(jìn)制計數(shù)器也是一個五2.應(yīng)用能力部分分頻器。3.4試畫出如圖3-83（a）所示電路的端及端波形，輸入信號波形如圖題3.4（b）所示，設(shè)觸發(fā)器的初始狀態(tài)為0。圖3-833.5如圖3-84所示電路是由觸發(fā)器和與門組成的移相電路，在時鐘脈沖作用下，其輸出端輸出2個頻率相同、相位不同的脈沖信號。試畫出端的時序圖。圖3-843.6電路如圖3-85所示，設(shè)觸發(fā)器初始狀態(tài)均為0，試畫出在作用下和的波形。圖3-853.7已知下降沿觸發(fā)器的波形如圖3-86所示，試分別畫出其端的波形。設(shè)，觸發(fā)器的初始狀態(tài)為0。圖3-86(a)(b)3.8某同學(xué)用如圖3-87（a）所給器件構(gòu)成電路