集成電路系統(tǒng)的劃分?jǐn)?shù)據(jù)單元數(shù)據(jù)單元包含有保存運算數(shù)據(jù)和運算結(jié)果的數(shù)據(jù)寄存器，還包括組合邏輯電路來完成數(shù)據(jù)運算。數(shù)據(jù)單元元產(chǎn)生輸出信號，數(shù)據(jù)運算狀態(tài)等信息控制單元控制單元要從數(shù)據(jù)單元得到狀態(tài)信息，以決定繼續(xù)進(jìn)行哪些數(shù)據(jù)運算，產(chǎn)生控制信號序列，以決定何時進(jìn)行何種數(shù)據(jù)運算。數(shù)據(jù)路徑設(shè)計數(shù)據(jù)路徑是以一定的拓?fù)潢P(guān)系互連的若干功能部件?，F(xiàn)在ASIC設(shè)計的行為綜合工具生成的數(shù)據(jù)路徑都使用同步工作方式，由單相時鐘沿觸發(fā)實現(xiàn)同步

數(shù)據(jù)路徑通用模型

功能部件

功能部件是數(shù)據(jù)路徑中執(zhí)行由行為描述定義的各種操作的電路單元，這些操作包括；(1)邏輯操作：與、或、異或、非等簡單邏輯運算以及如“與或非”等復(fù)雜運算等；(2)算術(shù)運算：+，-，*，÷，加l增量等；(3)關(guān)系運算：>，<等；(4)移位運算；(5)復(fù)雜運算:各種專用運算以及函數(shù)、過程調(diào)用，有時這些部件構(gòu)成協(xié)處理器。

以上的操作將由行為綜合器從設(shè)計庫中挑選元件或綜合出專用硬件來實現(xiàn)，每一功能部件均由一定的執(zhí)行時間、面積和功耗等參數(shù)表征。設(shè)計空間的探索在很大程度上就是對不同功能部件的選擇。為了提高運算速度，常在數(shù)據(jù)路徑內(nèi)設(shè)置流水線，設(shè)計師能夠通過合理的編程風(fēng)格和綜合策略決定是否使用流水線結(jié)構(gòu)。在行為級綜合的輸出代碼中，通過在各個具有大致相同執(zhí)行時間的功能部件之間插入寄存器，保存每一級的運算結(jié)果。數(shù)據(jù)鎖存后，各級功能部件即可處理下一個數(shù)據(jù)。下圖是使用流水線結(jié)構(gòu)的一個例子。

通信部件

通信部件根據(jù)控制器的輸出，構(gòu)成各種數(shù)據(jù)通路，實現(xiàn)其他單元之間的數(shù)據(jù)交換。最基本的通信部件當(dāng)然就是簡單的信號線，其他常用通信部件是單向或雙向開關(guān)、多路數(shù)據(jù)選擇器和總線，如圖所示。

整個數(shù)據(jù)路徑由通信部件以一定的拓?fù)浣Y(jié)構(gòu)連成網(wǎng)絡(luò)，從全局來看，可以分為如下兩類結(jié)構(gòu)：(1)點對點式拓?fù)浣Y(jié)構(gòu)，這是功能部件之間最常用的互連結(jié)構(gòu)。使用這種結(jié)構(gòu)時，在任意兩個具有數(shù)據(jù)依賴關(guān)系的部件之間都設(shè)置通信部件，如果某個功能部件有多路輸入，就用MUX連接。(2)共享式互連拓?fù)浣Y(jié)構(gòu)，即使用總線，這是功能部件與存儲部件及外圍環(huán)境之間常用的互連結(jié)構(gòu)。通常，功能部件與總線之間還要通過開關(guān)連接。這種結(jié)構(gòu)最大限度地共享硬件通信資源，但是如果全部功能部件之間都使用總線的話，則需要極為復(fù)雜的總線協(xié)議算法?？刂破髂Ｐ?/p>

行為綜合器總是用有限狀態(tài)機作為控制器，而且一般采用硬連線方式，也就是說用隨機組合邏輯電路計算下一狀態(tài)，當(dāng)前狀態(tài)以一定方式編碼后由寄存器鎖存。硬連線方式有限狀態(tài)機不僅有完善的數(shù)學(xué)模型，更重要的是這種電路的綜合技術(shù)已有非常充分的研究，因此寄存器傳輸級綜合能夠得到很好的結(jié)果?？刂破髂Ｐ蛨D在行為級描述中，各個狀態(tài)以隱含方式表達(dá)，由行為綜合根據(jù)源代碼進(jìn)行狀態(tài)分配和編碼。現(xiàn)在的行為綜合工具中，狀態(tài)的更新都采用同步方式，用單相沿觸發(fā)時鐘方案。

在每一狀態(tài)，控制器和數(shù)據(jù)路徑要完成如下任務(wù)：

(1)控制器進(jìn)入新的狀態(tài)，計算出控制信號和下一狀態(tài)；(2)控制器把控制信號送往數(shù)據(jù)路徑；(3)數(shù)據(jù)路徑根據(jù)控制信號進(jìn)行相應(yīng)操作；(4)數(shù)據(jù)路徑存儲運算結(jié)果，并把各種條件信號送人控制器。傳統(tǒng)的硬件設(shè)計中，上述所有任務(wù)在一個時鐘周期內(nèi)完成。但實際上這4項任務(wù)由兩部分電路分別進(jìn)行，存在著潛在的并行性。因此，可以引入流水線結(jié)構(gòu)，加快信息的處理?；镜姆椒ㄊ窃诳刂破鞯腎／O端插入寄存器(如圖中所示)，同時把工作時