51單片機最小系統(tǒng)實驗報告實驗目的：.學習、了解單片機原理，即單片機的各引腳功能、特殊功能寄存器、中斷系統(tǒng)、定時/計數器和通信方式等；.了解指令系統(tǒng)，各指令的功能；.學習電路原理設計，PC板設計以及編排；方案設計：.最小系統(tǒng)部分的設計能夠用于基本的數字信號處理，運行一些簡單的程序。此部分主要包括電源電路、復位電路、時鐘電路、USB接口設計等；.擴展電路的設計對于51最小系統(tǒng)CPU芯片等在芯片出廠時不可能讓片內存儲器的大小滿足所有功能的要求，如果將片內存儲器做太大，必然造成芯片成本的提高。所以合適的外部RAM、液晶、外部中斷和串行接口電路設計等。任務：51單片機最小系統(tǒng)的設計1)CPU選擇:STC15W4K系列選擇原因：a.寬電壓(2.5V-5.5V)大容量4K字節(jié)SRAM和多組并行端口16/32/56/61/63.5字節(jié)多選Flash程序儲存器以及普通定時、計數器T0-T4外部管腳可掉電喚醒。內置高精準時鐘(5-28MHz任意設置)和集成MAX810專用復位電路看門狗、對外輸出時鐘及復位2）.系統(tǒng)要實現的功能：以UPU為核心器件，并利用外存儲器對最小系統(tǒng)電路進行擴展。在介紹CPU基本特點的基礎上，通過學習指導，開展出51單片機最小系統(tǒng)板。系統(tǒng)要實現以下功能，最小系統(tǒng)部分的設計能夠用于基本的數字信號處理，運行一些簡單的程序。此部分主要包括電源電路、復位電路、時鐘電路、中斷系統(tǒng)，USB接口的設計和相對擴展等。外圍器件選擇及說明：1） .外部RAM:IS62C256AL。ISSI的IS62C256AL是一個32Kx8位字長的低功耗CMOS靜態(tài)隨機存取存儲器。IS62C256AL采用ISSI公司的高性能，低功耗CMOS工藝制造。當/CE處于高電平（未選中）時，IS62C256AL進入待機模式。在此CMOS輸入標準的待機模式下，功耗低至150^W（典型值）。使用IS62C256AL的低觸發(fā)片選引腳（/CE和低觸發(fā)輸出使能引腳（/OE）,可以輕松實現存儲器擴展。低觸發(fā)寫入使能引腳（/WE）將完全控制存儲器的寫入和讀取。IS62C256AL在引腳上完全兼容其他32Kx8的塑料SOP或TSOP1封裝的SRAM。2） .USB接口。接收、傳送數據。3） .USB轉串口芯片：CH340G。支持USB1.1或者USB2.0/USB3.0通信.具有仿真接口，可以升級外圍串口設備，支持常用的MODE聯絡信號、STC全系列芯片燒錄和IRDA的SIR紅外通訊。采用原裝芯片，能進行高速穩(wěn)定編程.實時時鐘芯片：PCF856。PCF8563是帶12C總線，具有極低功耗的多功能時鐘/日歷芯片。PCF8563的多種報警功能、定時器功能、時鐘輸出功能以及中斷輸出功能使它能完成各種復雜的定時服務，甚至可為單片機提供看門狗功能。集成時鐘電路、內部振蕩電路、內部低電壓檢測電路(1.0V)以及兩線制的12C總線通訊方式，不但使外圍電路及其簡潔而且也增加了芯片的可靠性，因而PCF8563是一種性價比極高的時鐘芯片.8位LED,16位編碼鍵盤。外部中斷按鍵，中斷指示燈。Protel使用：Protel99SE主要由原理圖設計系統(tǒng)、印制電路板設計系統(tǒng)和仿真調試系統(tǒng)三大部分組成。原理圖設計系統(tǒng)。該系統(tǒng)是一個易于使用的具有大量元件庫的原理圖編輯器，主要用于原理圖的設計。其分層組織設計功能、設計同步器、豐富的電氣設計檢驗功能及強大而完善的打印輸出功能，使用戶可以輕松完成所需的設計任務。印制電路板設計系統(tǒng)該系統(tǒng)是一個功能強大的印制電路板設計編輯器，具有非常專業(yè)的交互式布線及元件布局的特點。用于印制電路板(PCB)的設計并最終產生PCB文件，直接關系到印制電路板的生產。Protel99SE的印制電路板設計系統(tǒng)可以進行多電源/接地層的布線設計，極大地減少了印制板設計的時間。仿真調試系統(tǒng)包含一個功能強大的基于SPICE3f5的模/數混合信號仿真器,使設計者可以

方便地在設計中對一組混合信號進行仿真分析。電路設計：隼片機最亦泰軍，這對珂內-17■:復彳1=

■zFL.aAJK.CCCJLJC-QX!PLLADC.LCCMT￡B2H上心H或KZ2dK>PLJ.aDCJMOSJPL4ADC4MEOPL.j.ADCJSCLKJI.￡ADC巧lsIi_3.XTAU1KUCO_2?L._ADC"Txl?"3X7A1LFWIT~T4ADK.FWM/T4C1XOAMM.-SJ>Tl5jKL7_^Z?-tZyJW.JT3C1XOAD4M.4TxIM-AIMMJJLcIMAD2M.2T￡D3ADL/M.LRslJjAD]M.Ofc9路設計圍電路'，減2CP3.CIJtilSf<f*T2ClXOP3.LT￡DT2P3.2INTOP3.3INTLP3.4.-TO.TLCUCOECJ_2F3.JTLTaCJJCOCCM_2瑪.￡隼片機最亦泰軍，這對珂內-17■:復彳1=

■zFL.aAJK.CCCJLJC-QX!PLLADC.LCCMT￡B2H上心H或KZ2dK>PLJ.aDCJMOSJPL4ADC4MEOPL.j.ADCJSCLKJI.￡ADC巧lsIi_3.XTAU1KUCO_2?L._ADC"Txl?"3X7A1LFWIT~T4ADK.FWM/T4C1XOAMM.-SJ>Tl5jKL7_^Z?-tZyJW.JT3C1XOAD4M.4TxIM-AIMMJJLcIMAD2M.2T￡D3ADL/M.LRslJjAD]M.Ofc9路設計圍電路'，減2CP3.CIJtilSf<f*T2ClXOP3.LT￡DT2P3.2INTOP3.3INTLP3.4.-TO.TLCUCOECJ_2F3.JTLTaCJJCOCCM_2瑪.￡f57]LLDJ!CCJ!~2F3■氏百1￡D%FWXtTW._cc^r__CCWFWMELT京及史PW3J4MEO：FW3J3SCli：_2ASP2.LJtSTOO16北aSK.i]3AI4N.E3.AL3K.j3AL2K!.4.2ALLP2.32ALQP2.2P"3JOSJJP4.*P4.2詼誠*_：2P4JSCUC_3"F4.4￡5，>WM4_2J-4JALEJ^Tdf_25TCL5W4E、直接RS復位引腳外面接一Fj-JTsIMJ! 陽4JtST3JCUCOiTTCMP-少電路板尺寸很有用處，但是為了調常采用手動復外部擴展C1+V+C1-C2+C2V-T20UTR2INVCCGNDT1OUTR1INR1OUTT1INT2INR20UTSP3232壬」8D含7D-6D-5D-4D-3D-2D-1DRS-2，2接口電路ALE1】…\|[*|j!oc— 74HC573Do以D2D3D4D5D6D7WE_OE_CSIS62C256ALRAM直接與CPU的16根地址線相連，RAM直接與CPU的16根數據線相連，RD直接與CPU的讀選擇引腳RD相連，WE直接與dsp的寫使能引腳WE相連PS直接與CPU的程序處理器選擇引腳PS相連，DS直接與CPU的數據存儲器選擇引腳DS相連，Mp/MC直接與CPU的微處理器/微控制器方式選擇引腳相連

晶體振蕩電路通常使用片內振蕩電路，與無源晶體、起振電容一起連接成三點式振蕩器來產生穩(wěn)定時鐘。連接起振電容是為了保證正常的起振，對振蕩頻率的影響極小。無源晶振需要借助于時鐘電路才能產生振蕩信號相對于晶振而言其缺陷是信號質量較差，通常需要精確匹配外圍電路（用于信號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路需要做相應的調整。外部中斷使處理器在運行過程中對外部事件發(fā)出的中斷請求