第五章時(shí)序邏輯電路

本章系統(tǒng)講授時(shí)序邏輯電路的工作原理和分析方法、設(shè)計(jì)方法。首先介紹用SSI構(gòu)成的時(shí)序邏輯電路的分析，其次講述常用的MSI時(shí)序邏輯組件的原理和應(yīng)用，最后討論用SSI構(gòu)成的時(shí)序邏輯電路的設(shè)計(jì)方法。5-1概述—特點(diǎn)：任意時(shí)刻的輸出Q

不僅取決于該時(shí)刻的輸入，

而且還與電路原來的狀態(tài)有關(guān)Q。二邏輯框圖：組合邏輯電路部分由邏輯門構(gòu)成，存儲(chǔ)電路部分由觸發(fā)器構(gòu)成。三、三個(gè)方程組；①驅(qū)動(dòng)方程組：Z=f1（X，Q）②輸出方程組；Y=f2（X，Q）③狀態(tài)方程組：Q=f3（Z，Q）四例；串行加法器；右圖

組合電路部分：全加器存儲(chǔ)電路部分：D觸發(fā)器可進(jìn)行多位二進(jìn)制數(shù)的加法

5-2時(shí)序邏輯電路的分析方法（SSI）一.同步計(jì)數(shù)器的分析（Moore）

（除CP外無其他控制端）1.從給定的邏輯圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程2.把得到的這些驅(qū)動(dòng)方程帶入觸發(fā)器的特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程3.根據(jù)邏輯圖寫出電路的輸出方程

例1.見上圖①驅(qū)動(dòng)方程組：J1=K1=1，J2=K2=Q1②輸出方程組；Y=Q1Q2③狀態(tài)方程組：由Q

=JQ+KQ

得Q1

=Q1，Q2=Q1Q2

+Q1

Q2=Q1⊕Q22．狀態(tài)轉(zhuǎn)換表如右狀態(tài)轉(zhuǎn)換圖如下Q2Q100→01→10→11

3．邏輯功能：2位二進(jìn)制（或1位四進(jìn)制）加法計(jì)數(shù)器。

CP的順序Q2Q1Y0000

1

010210031114000說明：1.狀態(tài)轉(zhuǎn)換圖的畫法：大圓圈內(nèi)表示電路各個(gè)狀態(tài)，以箭頭根部表示初態(tài)，箭頭指向表示次態(tài)。同時(shí)箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。輸入變量取值寫在斜線以上，輸出值寫在斜線以下。

2.在時(shí)序脈沖序列作用下，電路狀態(tài)、輸出狀態(tài)隨時(shí)間變化的波形圖叫做時(shí)序波形圖。例2P227

一、狀態(tài)轉(zhuǎn)換表二、狀態(tài)轉(zhuǎn)換圖

三、時(shí)序波形圖四、檢查能否自啟動(dòng)；該電路的有效狀態(tài)為000到110（7個(gè)），無效狀態(tài)為111（1個(gè)），將111作為初態(tài)代入狀態(tài)方程組得次態(tài)為000，該電路能自啟動(dòng)。二一般同步時(shí)序電路的分析（Mealy）：

例3見下圖，有控制信號(hào)A時(shí)，將控制信號(hào)作為輸入量。

驅(qū)動(dòng)方程為D1=Q1

D2=A⊕Q1⊕Q2

得狀態(tài)方程為

Q1=Q1Q2=A⊕Q1⊕Q2

輸出方程為

Y=AQ1Q2AQ1Q2=AQ1Q2+AQ1Q2狀態(tài)轉(zhuǎn)換圖如右，對(duì)每個(gè)狀態(tài)討論A=0和A=1兩種情況

5-3若干常用的時(shí)序邏輯電路（MSI）

—寄存器和移位寄存器

1.寄存器：并行輸入、并行輸出，如上圖。多位數(shù)據(jù)可同時(shí)輸入、同時(shí)輸出，存取速度快。MSI74LS75如右圖、74LS175、CC4076見P235

2.移位寄存器：

串行輸入、串行輸出或并行輸出，

見下圖，表、波形圖見P237特點(diǎn)：存入N位二值信息需N個(gè)CP脈沖，存儲(chǔ)速度慢。但可利用其可以左移或右移的功能實(shí)現(xiàn)乘2、除2運(yùn)算。MSI74LS194集中了寄存器和移位寄存器

的多種功能。MSI74LS194邏輯結(jié)構(gòu)見P238

（功能表見下頁）邏輯框圖如下

RDS1S0工作狀態(tài)0××置零100保持101右移110左移111并行輸入應(yīng)用1.性能擴(kuò)展（見下圖）2.乘2運(yùn)算如功能表：A.第1個(gè)CP上升沿，S1=S0=1置位后相加得Y=M+N；B.第2個(gè)CP上升沿，S1=0、S0=1右移后相加得Y=2M+2N；C.第3個(gè)CP僅有CP1M右移后相加得Y=4M+2N；D.第4個(gè)CP僅有CP1M右移后相加得Y=8M+2N；3.移位寄存器型計(jì)數(shù)器：P266

（1）環(huán)形計(jì)數(shù)器：①結(jié)構(gòu)：Qn接D1；②最長計(jì)數(shù)長度等于觸發(fā)器的個(gè)數(shù)；③缺點(diǎn)；觸發(fā)器利用率低，不能自啟動(dòng)。

如D3D2D1=101，有效循環(huán)為101110011無效循環(huán)為001100不能自啟動(dòng)0104個(gè)D觸發(fā)器構(gòu)成的電路如圖P266（2）扭環(huán)形計(jì)數(shù)器

①結(jié)構(gòu)：Qn接D1；見圖P268。②最長計(jì)數(shù)長度等于觸發(fā)器個(gè)數(shù)的2倍；③缺點(diǎn)；不能自啟動(dòng)?？衫秘?fù)反饋改進(jìn)。

下圖的有效循環(huán)：000100110001011111

無效循環(huán)：010101

二

計(jì)數(shù)器：在N個(gè)CP脈沖作用下有N

個(gè)狀態(tài)構(gòu)成循環(huán)，稱為N進(jìn)制計(jì)數(shù)器。

分類：①同步、異步；②加法、減法、可逆；③二進(jìn)制、十進(jìn)制、任意進(jìn)制。

1.同步計(jì)數(shù)器：

(1)同步二進(jìn)制計(jì)數(shù)器：

①

原理；比較下頁圖，上圖

J1=K1=1J2=K2=Q1；Q1=Q1

Q2=Q1Q2+Q1Q2

為加法，Y在11時(shí)進(jìn)位；下圖J1=K1=1J2=K2=Q1；Q1=Q1

Q2=Q1Q2+Q1Q2為減法。Y在00借位。功能表見后頁。

CPQ2Q1YQ2Q1Y

0

0

00

0

01

1

0

10

1

10

2

1

00

100

3

1

11

0

10

4

0

00

0

01注加法減法四位加法二進(jìn)制計(jì)數(shù)器見下圖，四位減法二進(jìn)制計(jì)數(shù)器見P246；二進(jìn)制計(jì)數(shù)器可用作分頻器使用，P244

的時(shí)序波形圖。MSI74161同步4位二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)范圍0000-1111，功能表見P245，邏輯框圖如下。異步清零、同步預(yù)置數(shù)、同步計(jì)數(shù)。

MSI74LS191同步4位二進(jìn)制可逆計(jì)數(shù)器，

加、減控制端U/D=0作加法，U/D=1作減法。功能表見P248，計(jì)數(shù)范圍0000-1111，

異步預(yù)置數(shù)、同步計(jì)數(shù)。邏輯框圖如下

（2）同步十進(jìn)制計(jì)數(shù)器

加法

CPDCBA91001101010二進(jìn)制100000十進(jìn)制在二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上控制第2位和第4位P251減法

CPDCBA0000011111二進(jìn)制11001十進(jìn)制在二進(jìn)制減法計(jì)數(shù)器的基礎(chǔ)上控制第2位和第3位P253同步十進(jìn)制加法計(jì)數(shù)器

P251同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖P253同步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖

MSI74160同步十進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)范圍0000-1001，見P253，邏輯框圖、用法同74161。

MSI74LS190同步十進(jìn)制可逆計(jì)數(shù)器，計(jì)數(shù)范圍0000-1001，見P255，邏輯框圖、用法同74LS191。下表為4種MSI計(jì)數(shù)器的用法總結(jié)。由表中可見；74160與74161的用法基本相同，異步復(fù)位、同步置數(shù)；74LS190與74LS191的用法基本相同，異步置數(shù)?？偨Y(jié)

組件741607416174LS19074LS191計(jì)11110000-10010000-1111復(fù)位異步CP=×異步CP=×————置位同步CP↑

同步CP↑

異步CP=×

異步CP=×進(jìn)位1001時(shí)C=11111時(shí)C=11001時(shí)C/B=11111時(shí)C/B=1借位————0000時(shí)C/B=10000時(shí)C/B=12.異步計(jì)數(shù)器：異步二進(jìn)制計(jì)數(shù)器

原理；比較上頁圖，上圖為加法，J1=K1=1J2=K2=1；Q1=Q1,Q2=Q2

在11時(shí)進(jìn)位；下圖為減法。J1=K1=1J2=K2=1；Q1=Q1，Q2=Q2

在00時(shí)借位。分析過程中引入時(shí)鐘方程，如下圖為CP下降沿觸發(fā)的觸發(fā)器，作加法時(shí)CP1=CP、CP2=Q1

作減法時(shí)CP1=CP、CP2=Q1功能表如本課件28頁表

三位二進(jìn)加法計(jì)數(shù)器見下圖；二進(jìn)制計(jì)數(shù)器可用作分頻器使用，波形圖如下頁。

注意：采用上升沿動(dòng)作的觸發(fā)器時(shí)，加法器：后級(jí)的CP接前級(jí)的Q，

減法器：后級(jí)的CP接前級(jí)的Q。（2）異步十進(jìn)制計(jì)數(shù)器：（加法）

在二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上控制第2位和第4位如下圖

MSI74LS290異步二—五—十進(jìn)制計(jì)數(shù)器，

由CP0輸入、Q0輸出為2進(jìn)制，

由CP1輸入、Q3Q2Q1輸出為5進(jìn)制。

CP1接Q0，

由CP0輸入Q3Q2Q1Q0輸出為10進(jìn)制。

該電路有異步復(fù)位端R0（1）、R0（2），異步置9端S9（1）、S9（2），高電平有效；當(dāng)R0（1）=R0（2）=1，S9（1）=S9（2）=0時(shí)，Q3Q2Q1Q0=0000；

當(dāng)R0（1）=R0（2）=0，S9（1）=S9（2）=1時(shí)，Q3Q2Q1Q0=10013.任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法；（MSI）

已有N進(jìn)制，要構(gòu)成M進(jìn)制。

（1）M<N：用一片MSI和必要的門。

①復(fù)位法；74160、74161利用RD，74LS290利用R0（1）、R0（2）異步復(fù)位。設(shè)置過渡狀態(tài)，例：用74160、74161和74LS290構(gòu)成六進(jìn)制計(jì)數(shù)器，如下圖。M<N時(shí)的異步復(fù)位法上面3圖都是六進(jìn)制計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖為000000010010010101000011

0110為過渡狀態(tài)。不在狀態(tài)轉(zhuǎn)換圖中出現(xiàn)。

說明：

A：一般情況下與非門的求反端可不接（有時(shí)會(huì)出錯(cuò)）在右上圖中74160雖可能會(huì)在0110、0111兩種情況下復(fù)位，但影響不大。B：異步復(fù)位時(shí)因置0信號(hào)寬度較窄易出現(xiàn)競爭–冒險(xiǎn)現(xiàn)象，可加基本RS觸發(fā)器，如P262圖所示。有些已做在集成電路內(nèi)部。C：74160、74LS190等的某些無效狀態(tài)的次態(tài)與內(nèi)部結(jié)構(gòu)有關(guān)，可不討論自啟動(dòng)的問題。

M<N時(shí)的同步置位法②置位法；

74160、74161利用LD同步置位，74LS190、74LS191利用LD異步置位，74LS290利用S9（1）、S9（2）異步置9。例見下圖，說明：A：同步置位不設(shè)置過渡狀態(tài)，異步置位設(shè)置過渡狀態(tài)；B：數(shù)據(jù)輸入端Di要有固定接法，C：同一進(jìn)制可有多種狀態(tài)轉(zhuǎn)換圖，下圖均為用置位法構(gòu)成的六進(jìn)制計(jì)數(shù)器下面兩圖的狀態(tài)轉(zhuǎn)換圖為000000010010010101000011下面左、右圖的狀態(tài)轉(zhuǎn)換圖分別為010001010110001101000101100110000111100001110110（2）M>N：A.用n片MSI和必要的門，先構(gòu)成N>M，再用整體反饋

①

同步進(jìn)位（并行進(jìn)位）②異步進(jìn)位（串行進(jìn)位）注意C后面要加反相器。如下圖

然后采用整體反饋下圖均為整體反饋的29進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖為0000000000101000即0到28構(gòu)成循環(huán)B.分解為M1×M2，（且M1<N、M2<N）用分別反饋的方法實(shí)現(xiàn)。下頁為分解為M1=7、M2=9，M1×M2=63，分別反饋的63進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖分別為1001101010111100111111101101七進(jìn)制011110001001101010111111111011011100九進(jìn)制例：P3045.17分析下圖為幾進(jìn)制計(jì)數(shù)器74161為四位二進(jìn)制計(jì)數(shù)器，本題采用并行進(jìn)位的方法先構(gòu)成256進(jìn)制計(jì)數(shù)器，然后采用整體反饋構(gòu)成83進(jìn)制計(jì)數(shù)器。

低位01001010高位

即5×16+2+1=83計(jì)數(shù)范圍是0至82間循環(huán)。5-4同步時(shí)序邏輯電路的設(shè)計(jì)方法（SSI）

設(shè)計(jì)步驟如下：一同步計(jì)數(shù)器的設(shè)計(jì)：

例1：用JK觸發(fā)器設(shè)計(jì)一個(gè)有進(jìn)位輸出的同步三進(jìn)制計(jì)數(shù)器。解：1.邏輯抽象

狀態(tài)數(shù)，M=3，如右上圖

觸發(fā)器個(gè)數(shù)：2<M<2，n=2；2.狀態(tài)編碼：如右下圖3.畫次態(tài)卡諾圖：

4.分別化簡得狀態(tài)方程和輸出方程：

Q2=Q2Q1，

Q1=Q2Q1，C=Q2，5.驅(qū)動(dòng)方程：

J1=Q2，K1=1，（JK觸發(fā)器化簡時(shí)注意保留QI和QI）J2=Q1，K2=15.畫邏輯圖如下圖；

6.以Q2Q1=11代入狀態(tài)方程得Q2Q1=00即11→00

該電路可以自啟動(dòng)（例2見P277）

一、狀態(tài)數(shù)（N）二、觸發(fā)器個(gè)數(shù)（n）23<13<24三、狀態(tài)賦值取0000～1100作為S0～S12的編碼3.次態(tài)卡諾圖4.分解為5個(gè)卡諾圖化簡得狀態(tài)方程如下5.用JK觸發(fā)器

JK觸發(fā)器特性方程：6.邏輯圖7.檢查能否自啟動(dòng)：該電路可以自啟動(dòng)二一般同步時(shí)序邏輯電路的設(shè)計(jì)：

例3：P280

例5.4.21.邏輯抽象狀態(tài) 說明

S0

輸入0

S1輸入一個(gè)1

S2 連續(xù)輸入兩個(gè)1

S3 連續(xù)輸入三個(gè)或三個(gè)以上12.狀態(tài)化簡：S2與S3合并等價(jià)狀態(tài)：輸入相同時(shí)①輸出相同，

②次態(tài)相同。

3.狀態(tài)編碼

4.次態(tài)卡諾圖

5.P283兩圖都可以實(shí)現(xiàn)。6.討論能否自啟動(dòng)問題時(shí)要考慮X=0和X=1兩種情況，如下圖例4：P283

例5.4.3兩個(gè)控制量AB，討論000110三種情況，11為無關(guān)項(xiàng)；兩個(gè)輸出量YZ。

討論自啟動(dòng)問題--實(shí)用電路復(fù)位問題。

三MSI的綜合應(yīng)用1.順序脈沖發(fā)生器：譯碼器+計(jì)數(shù)器；P2722.序列信號(hào)發(fā)生器：計(jì)數(shù)器+選擇器：P274

3.可控分頻器：編碼器+計(jì)數(shù)器：P3045.20

如上頁圖，當(dāng)控制信號(hào)從A、B…H及I分別輸入時(shí)，構(gòu)成0001至1001、0010至1001…1000至1001及1001自身循環(huán)，頻率分別為10/9K、10/8K…10/2K及0HZ。4.例：P3065.25，Y紅=Σ（1，4，7