會計學1ch065康華光數(shù)字電子技術(shù)第六版6.5若干典型的時序邏輯集成電路1、寄存器6.5.1寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。

一個觸發(fā)器能存儲1位二進制代碼，存儲n位二進制代碼的寄存器需要用n個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。第1頁/共46頁8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器第2頁/共46頁8位CMOS寄存器74HC/HCT3741111110111第3頁/共46頁8位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入數(shù)據(jù)，禁止輸出HH↑L對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LL↑L存入和讀出數(shù)據(jù)Q0~Q7DNCP輸出內(nèi)部觸發(fā)器輸入工作模式第4頁/共46頁2、移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。按移動方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器第5頁/共46頁(1)基本移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端第6頁/共46頁D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn2寫出激勵方程：寫出狀態(tài)方程：(b).工作原理D2=Qn1D0D2D1D3

第7頁/共46頁

10

11

01

10

11

000

00

00

00FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第8頁/共46頁DSI=11010000,從高位開始輸入

經(jīng)過4個CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從Q0Q1Q2Q3并行輸出。串入并出

經(jīng)過7個CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DO端串行輸出。串入串出第9頁/共46頁(2)多功能雙向移位寄存器多功能移位寄存器工作模式簡圖（a）工作原理高位移向低位----左移低位移向高位----右移第10頁/共46頁實現(xiàn)多種功能雙向移位寄存器的一種方案(僅以FFm為例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不變低位移向高位第11頁/共46頁（b）典型集成電路CMOS4位雙向移位寄存器74HC/HCT194第12頁/共46頁74HCT194的功能表

7D3D2D1D0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL右移DSRS0S1行并行輸入時鐘CP串行輸入控制信號清零輸出輸入第13頁/共46頁例:時序脈沖產(chǎn)生器。電路如圖所示。畫出Q0—Q3波形，分析邏輯功能。解：啟動信號為0:S1=1S0=1,同步置數(shù)QA~QD=0111因為Q0~Q3總有一個為0，S1S0=01，則74194始終工作在低位向高位移動循環(huán)移位的狀態(tài)。啟動信號為1后:S1=0S0=1,低位移向高位狀態(tài),Q3=DSR啟動01110111CPQ0Q1Q2Q3S1S0DSR74194ABCD11CR第14頁/共46頁01111011110111100111Q0Q3Q2Q1第15頁/共46頁(2)計數(shù)器的分類按脈沖輸入方式，分為同步和異步計數(shù)器按進位體制，分為二進制、十進制和任意進制計數(shù)器按邏輯功能，分為加法、減法和可逆計數(shù)器概述(1)計數(shù)器的邏輯功能

計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。6.5.2計數(shù)器第16頁/共46頁同步計數(shù)器異步計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器

十進制計數(shù)器

任意進制計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器

十進制計數(shù)器

任意進制計數(shù)器…………第17頁/共46頁(1)異步二進制計數(shù)器---4位異步二進制加法計數(shù)器工作原理1、二進制計數(shù)器第18頁/共46頁結(jié)論:

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。第19頁/共46頁如考慮每個觸發(fā)器都有1tpd的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）

第20頁/共46頁Q0在每個CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個CP到來時翻轉(zhuǎn)FF0可采用T=1的T觸發(fā)器FF1可采用T=Q0的T觸發(fā)器Q3僅在Q0=Q1=Q2=1后的下一個CP到來時翻轉(zhuǎn)FF2可采用T=Q0Q1T的觸發(fā)器Q2僅在Q0=Q1=1后的下一個CP到來時翻轉(zhuǎn)FF3可采用T=Q0Q1Q2T的觸發(fā)器4位二進制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序(2)二進制同步加計數(shù)器第21頁/共46頁(a)4位二進制同步加計數(shù)器邏輯圖---由T觸發(fā)器構(gòu)成第22頁/共46頁4位二進制同步加計數(shù)器時序圖第23頁/共46頁(b)4位二進制同步加計數(shù)器邏輯圖---由D觸發(fā)器構(gòu)成第24頁/共46頁(c)計數(shù)使能和并行進位CET、CEP為計數(shù)使能，并行進位TC=Q3Q2Q1Q0CET

第25頁/共46頁

(d)異步清零和同步并行置數(shù)2選1數(shù)據(jù)選擇器第26頁/共46頁(3)時序圖TC=CET?Q3Q2Q1Q0第27頁/共46頁74LVC161邏輯功能表輸入輸出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持*HHHH↑××××計數(shù)*CR的作用？PE的作用？第28頁/共46頁設(shè)法跳過169=7個狀態(tài)

11CP例用74LVC161構(gòu)成九進制加計數(shù)器。CPQ3Q2Q1Q0000001000120010……….8100091001………151111(a)反饋清零法：利用異步置零輸入端，在M進制計數(shù)器的計數(shù)過程中，跳過M-N個狀態(tài)，得到N進制計數(shù)器的方法。(4）應(yīng)用1第29頁/共46頁工作波形狀態(tài)圖11CP1第30頁/共46頁1

1

CP

1

CPQ3Q2Q1Q0000001000120010……….8100091001………151111(b)反饋置數(shù)法:利用同步置數(shù)端，在M進制計數(shù)器的計數(shù)過程中，跳過M-N個狀態(tài)，得到N進制計數(shù)器的方法。利用同步置數(shù)端構(gòu)成九進制計數(shù)器第31頁/共46頁

采用后九種狀態(tài)作為有效狀態(tài)，用反饋置數(shù)法構(gòu)成九進制加計數(shù)器。CPQDQCQBQA000001000120010……….701118011191000………1511111

1

CP

1

111

Q3Q2Q1Q0110001111000100110101011110111101111第32頁/共46頁12345678910波形圖：該計數(shù)器的模為9。第33頁/共46頁分析下圖所示的時序邏輯電路，試畫出其狀態(tài)圖和在CP脈沖作用下Q3、Q2、Q1、Q0的波形，并指出計數(shù)器的模是多少？M=12第34頁/共46頁例用74VC161組成256進制計數(shù)器。解：

1片74161是16進制計數(shù)器

256=16×16

所以256進制計數(shù)器需用兩片74161構(gòu)成片與片之間的連接通常有兩種方式：并行進位(低位片的進位信號作為高位片的使能信號)串行進位(低位片的進位信號作為高位片的時鐘脈沖，即異步計數(shù)方式)設(shè)計思想第35頁/共46頁N=16×16=256

+0001CP00001111計數(shù)狀態(tài):00000000～11111111并行進位：低位片的進位作為高位片的使能P294第36頁/共46頁計數(shù)狀態(tài):00000000～11111111采用串行進位時，為什么低TC要經(jīng)反相器后作為高位的CP？+000100001111串行進位：低位片的進位作為高位片的時鐘第37頁/共46頁用集成計數(shù)器構(gòu)成任意進制計數(shù)器的一般方法1）N<M的情況：（已有的集成計數(shù)器是M進制，需組成的是N進制計數(shù)器）實現(xiàn)的方法：反饋清零法反饋置數(shù)法利用清零輸入端，使電路計數(shù)到某狀態(tài)時產(chǎn)生清零操作，清除M–N個狀態(tài)實現(xiàn)N進制計數(shù)器。利用計數(shù)器的置數(shù)功能，通過給計數(shù)器重復(fù)置入某個數(shù)碼的方法減少(M–N)個獨立狀態(tài)，實現(xiàn)N進制計數(shù)器。小結(jié)第38頁/共46頁2）N>M的情況（1）串行進位方式：（2）并行進位方式：----采用多片M進制計數(shù)器構(gòu)成。 按芯片連接方式可分為：構(gòu)成異步計數(shù)器構(gòu)成同步計數(shù)器實現(xiàn)的方法：第39頁/共46頁應(yīng)用舉例

D7

0

1

74LS151

D0

D1

D2

D3

D4

D5

D6

EN

CBA111CPYD7

序列信號發(fā)生器在CP的作用下，Y端產(chǎn)生00010111循環(huán)序列信號如要求Y端產(chǎn)生10110010循環(huán)序列信號，如何改變電路的連接？第40頁/共46頁2.異步二-十進制計數(shù)器將圖中電路按以下兩種方式連接：試分析它們的邏輯輸出狀態(tài)。接計數(shù)脈沖信號，將Q0與相連；（1）接計數(shù)脈沖信號，將Q3與相連（2）第41頁/共46頁兩種連接方式的狀態(tài)表計數(shù)順序連接方式1（8421碼）連接方式2（5421碼）Q3Q2Q1Q0Q0Q3Q2Q1000000000100010001200100010300110011401000100501011000601101001701111010810001011