中央處理器CPUI/O總線M總線主存儲器

M.MI/O接口外部設備1外部設備2……I/O接口I/O接口外部設備n第八章系統(tǒng)總線第三章系統(tǒng)總線8.1總線的基本概念8.2總線的分類8.3總線特性及性能指標8.4總線結構8.5總線控制8.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個部件的信息傳輸線是各個部件共享的傳輸介質(zhì)串行并行四、總線結構計算機舉例1.面向CPU的雙總線結構框圖中央處理器CPUI/O總線M總線主存儲器

M.MI/O接口外部設備1外部設備2……I/O接口I/O接口外部設備n2.單總線結構框圖單總線（系統(tǒng)總線）CPUM.MI/O接口外部設備1外部設備2I/O接口…外部設備nI/O接口…3.以存儲器為中心的雙總線結構框圖系統(tǒng)總線M.MCPUI/O接口外部設備1…外部設備nI/O接口…存儲總線8.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機器字長、存儲字長有關單向與存儲地址、I/O地址有關有出有入計算機各部件之間的信息傳輸線存儲器讀、存儲器寫總線允許、中斷確認中斷請求、總線請求3.通信總線串行通信總線并行通信總線傳輸方式用于計算機系統(tǒng)之間或計算機系統(tǒng)與其他系統(tǒng)（如控制儀表、移動通信等）之間的通信8.3總線特性及性能指標一、總線物理實現(xiàn)BUSCPU插件板M.M插件板I/O插件板電纜式、主板式、底板式1.機械特性2.電氣特性3.功能特性4.時間特性二、總線特性尺寸形狀傳輸方向和有效的電平范圍每根傳輸線的功能信號的時序關系地址數(shù)據(jù)控制三、總線的性能指標1.總線寬度2.標準傳輸率數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）串行總線用波特率和比特率表征總線傳輸能力

波特率每秒通過信道傳輸?shù)臄?shù)據(jù)位數(shù)比特率每秒通過信道傳輸?shù)挠行?shù)據(jù)位數(shù)

如總線工作頻率為33MHZ，總線寬度為32位，一個時鐘周期傳輸一次它的最大傳輸率為132MB/S數(shù)據(jù)線位數(shù)/8×總線工作頻率/一次傳輸需要的總線時鐘周期數(shù)總線的帶寬三、總線的性能指標3.時鐘同步/異步4.總線復用5.信號線數(shù)6.總線控制方式7.其他指標同步、不同步地址線與數(shù)據(jù)線復用地址線、數(shù)據(jù)線和控制線的總和負載能力并發(fā)、自動、仲裁、邏輯、計數(shù)地址線和數(shù)據(jù)線在物理上共用

使ISAEISAVL-BUSPCIUSB模塊系統(tǒng)總線標準四、總線標準系統(tǒng)模塊標準界面8.4總線結構一、單總線結構單總線（系統(tǒng)總線）CPUM.MI/O接口外部設備1外部設備2I/O接口…外部設備nI/O接口…1.雙總線結構具有特殊功能的處理器由通道對I/O統(tǒng)一管理通道I/O接口設備n

……I/O接口設備0

CPU主存主存總線I/O總線二、多總線結構2.三總線結構主存總線DMA總線I/O總線CPU主存設備1設備n高速外設I/O接口I/O接口I/O接口……3.三總線結構的又一形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴展總線接口擴展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結構主存擴展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴展總線圖形Cache/橋1.傳統(tǒng)微型機總線結構三、總線結構舉例存儲器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標準總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…2.VL-BUS局部總線結構33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標準總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器VLBUS……3.PCI總線結構CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標準總線控制器SCSIⅡ

控制器存儲器4.多層PCI總線結構PCI總線2存儲器橋0橋4PCI設備橋5總線橋橋3橋1設備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標準總線CPU8.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設備(模塊)對總線有控制權從設備(模塊)響應從主設備發(fā)來的總線命令1.基本概念鏈式查詢計數(shù)器定時查詢獨立請求方式總線事務從請求使用總線到完成總線使用的操作序列

請求操作→仲裁操作→地址操作→數(shù)據(jù)傳輸操作→總線釋放操作

2.鏈式查詢方式總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口1

0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設備地址3.計數(shù)器定時查詢方式I/O接口1計數(shù)器設備地址

1排隊器排隊器4.獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求二、總線通信控制1.目的2.總線傳輸周期主模塊申請，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關信息申請分配階段尋址階段傳數(shù)階段結束階段解決通信雙方協(xié)調(diào)配合問題由統(tǒng)一時標

控制數(shù)據(jù)傳送充分挖掘

系統(tǒng)總線每瞬間

的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應答方式，沒有公共時鐘標準同步、異步結合(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時鐘

地址

讀命令數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時鐘

地址

寫命令數(shù)據(jù)不互鎖半互鎖全互鎖(3)異步通信主設備從設備請求回答HandshakingProtocol(握手協(xié)議)ThreecontrollinesReadReq:請求讀內(nèi)存單元(地址信息同時送到地址/數(shù)據(jù)線上)DataRdy:表示已準備好數(shù)據(jù)(數(shù)據(jù)同時送到地址/數(shù)據(jù)線上)Ack:ReadReqorDataRdy的回答信號上述為read過程,但write操作基本類似ReadReqAddressDataDataAckDataRdy1223445667ReadReq和Ack之間的握手過程完成地址信息的傳輸DataRdy和Ack之間的握手過程完成數(shù)據(jù)信息的傳輸一共有多少次握手？一個總線事務：地址階段+數(shù)據(jù)階段+…+數(shù)據(jù)階段7次(4)半同步通信同步發(fā)送方用系統(tǒng)時鐘前沿

發(fā)信號

接收方

用系統(tǒng)時鐘后沿

判斷、識別（同步、異步結合）異步允許不同速度的模塊和諧工作增加一條“等待”響應信號

WAIT以輸入數(shù)據(jù)為例的半同步通信時序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當為低電平時，等待一個TWAITTw

當為低電平時，等待一個TWAIT上述三種通信的共同點一個總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)未被使用總線被占用總線被占用總線被占用被使用被使用(5)分離式通信充分挖掘系統(tǒng)總線每瞬間的潛力主模塊申請占用總線，使用完后即放棄總線的使用權從模塊申請占用總線，將各種信息送至總線上一個總線傳輸周期子周期1子周期2主模塊1.各模塊有權申請占用總線分離式通信特點充分發(fā)揮了總線的有效占用2.采用同步方式通信，不等對方回答3.各模塊準備數(shù)據(jù)時，不占用總線4.總線被占用時，無空閑第八章習題8.38.68.98.10ISA總線（PC/AT總線）工業(yè)標準體系結構（IndustryStandardArchitecture）總線

是對PC總線的擴充，除了PC總線原有的62根信號線以外，又增加了36根AT信號線，分別連到兩個插座，一個是與PC總線兼容的62針插座（8位數(shù)據(jù)線的I/O卡可插于此）

數(shù)據(jù)線16根、地址線24根最大傳輸率為16MB/S無支持總線仲裁的硬件邏輯，不支持多臺主設備支持16級中斷和7個DMA通道EISA（擴充ISA總線）ISA上擴充開放的總線標準，與ISA完全兼容從CPU中分離出總線控制權，是一種智能化總線支持多臺主設備和猝發(fā)傳送方式最大傳輸率達33MB/S數(shù)據(jù)線32根、地址線32根接口卡較少VL-BUS

是一種由CPU總線演化而來的局部總線總線頻率33MHz，數(shù)據(jù)線為32位。通過局部控制器將高速外設直接掛在CPU上。只適合于486的一種過渡標準，已淘汰。PCI總線外部組件互連總線（PeripheralComponentInterconnectbus）

Intel公司提供的與CPU無關的總線標準

總線的速度為33MHz（最高為66MHz）數(shù)據(jù)線為32根，并能擴充至64根，最高傳輸率達528MB/S具有即插即用的功能USB總線

通用串行總線，是專為鼠標、鍵