2023/1/301微型計算機技術(shù)WeixinɡJisuɑnjiJishu

（第3版）

2023/1/302

第10章

總線2023/1/303總

線

10.1總線概述

10.2從PC／XT總線到EISA總線

10.3PCI總線

10.4IEEE-488總線2023/1/304

10.1總線概述

10.1.1總線和總線標(biāo)準(zhǔn)10.12總線的分類10.1.3總線通信協(xié)議10.1.4總線仲裁10.1.5總線的負(fù)載能力2023/1/305

10.1.1總線和總線標(biāo)準(zhǔn)

1.總線定義

總線是一種在多于2個模塊(設(shè)備或系統(tǒng))間傳送信息的公共通路。

總線由傳輸信息的物理介質(zhì)以及一套管理信息傳輸?shù)耐ㄐ乓?guī)則(協(xié)議)所組成。

總線的特點是“公用性”，即同時掛接多個模塊或設(shè)備。2個模塊或設(shè)備之間專用的信號連接線不能稱為總線。2023/1/3062.總線標(biāo)準(zhǔn)

總線標(biāo)準(zhǔn)是國際公布或推薦的互連各個模塊的標(biāo)準(zhǔn)。它是把各種不同模塊組成計算機系統(tǒng)(或計算機應(yīng)用系統(tǒng))時必須遵守的規(guī)范。2023/1/307

總線標(biāo)準(zhǔn)

總線標(biāo)準(zhǔn)為計算機(或計算機應(yīng)用系統(tǒng))中各個模塊的互連接提供一個標(biāo)準(zhǔn)界面。該界面對界面兩側(cè)的模塊而言都是透明的，界面的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求來實現(xiàn)接口的功能，而不必考慮另一方的接口方式。 采用總線標(biāo)準(zhǔn)為計算機接口的軟硬件設(shè)計提供方便。 使硬件接口芯片設(shè)計相對獨立，為接口軟件的模塊的設(shè)計帶來方便。2023/1/308總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)包括∶

機械結(jié)構(gòu)規(guī)范； 功能規(guī)范； 電氣規(guī)范。2023/1/30910.1.2總線的分類1.三類總線片總線∶元件級總線，芯片總線，是微處理器芯片內(nèi)部引出的總線，它是用微處理器構(gòu)成一個部件（如CPU插件）或是一個很小的系統(tǒng)時，信息傳輸?shù)耐?。?nèi)總線∶系統(tǒng)總線、板級總線、微機總線，是用于微機系統(tǒng)中各插件之間信息傳輸?shù)耐贰Ｍ饪偩€∶通信總線，是微機系統(tǒng)之間，或是微機系統(tǒng)與其他系統(tǒng)（儀器、儀表、控制裝置）之間信息傳輸?shù)耐贰?023/1/30102.片總線的作用

片總線通常包括地址總線、數(shù)據(jù)總線和控制總線等三組總線，了解這三組總線的具體組成、用途及其相互關(guān)系，對于解決微型計算機系統(tǒng)的應(yīng)用及接口問題十分重要。１）地址總線

地址總線通常是單向總線，由CPU輸出，１６位微處理器有２０條或２４條地址總線，３２位微處理器一般有３２條或３６條地址總線。地址總線用于指令操作的不同時期，選擇要操作的器件和系統(tǒng)，既用于存儲器的操作，又用于I／O操作。在任一給定時刻，地址總線可能傳送如下信息：①處理器要執(zhí)行的下一條指令的地址。②處理器進(jìn)行計算所需的操作數(shù)的存儲地址。2023/1/3011片總線的作用

③準(zhǔn)備接收處理器計算結(jié)果的單元地址。④準(zhǔn)備將數(shù)據(jù)發(fā)送給處理器的某臺輸入設(shè)備的地址。⑤準(zhǔn)備從處理器接收一個數(shù)據(jù)的某臺輸出設(shè)備的地址。⑥在存儲器的兩個存儲區(qū)之間，或者存儲器與外設(shè)之間，或者兩個外設(shè)之間，傳輸數(shù)據(jù)時的有關(guān)地址；地址譯碼時，地址線的分配情況由系統(tǒng)的實際安排情況和電路板上的組織方式?jīng)Q定。2023/1/3012片總線的作用

２）數(shù)據(jù)總線

數(shù)據(jù)總線是雙向總線，１６位微處理器有１６條數(shù)據(jù)總線，３２位微處理器通常有３２條數(shù)據(jù)總線。數(shù)據(jù)總線用來傳送各類數(shù)據(jù)，由于數(shù)據(jù)總線的作用是把信息送入CPU或從CPU送出，所以要求有嚴(yán)格的時序控制電路和轉(zhuǎn)接電路（例如鎖存器、三態(tài)器件和各種門電路）加以配合和協(xié)調(diào)。通過數(shù)據(jù)總線可以傳送的數(shù)據(jù)類型為：數(shù)值數(shù)據(jù)、指令碼、地址信息、設(shè)備碼、控制字和狀態(tài)字等。2023/1/3013片總線的作用

３）控制總線不同型號的微處理器有不同數(shù)目的控制總線，且其方向和用途也不一樣，但幾乎所有的控制總線都與系統(tǒng)的同步功能有關(guān)。下面這些控制線是一般微處理器所共有的。①讀出線和寫入線。②中斷請求線和中斷響應(yīng)線。③同步（選通或時鐘）信號線。④保持、等待就緒（準(zhǔn)備好）線?？傊?，控制總線用來傳送保證計算機同步和協(xié)調(diào)的定時信號和控制信號，從而保證正確地通過數(shù)據(jù)總線傳送各項信息的操作。2023/1/301410.1.3總線通信協(xié)議1.總線傳輸周期在系統(tǒng)內(nèi)各模塊之間的信息通信或系統(tǒng)間的信息通信過程中，每一時刻只能有一組信息在總線上傳輸。若有多組信息要傳輸，只能按順序分別傳輸。這樣對每一組信息的傳輸就形成一個傳輸周期，為了能在各模塊間實現(xiàn)高速、可靠地傳輸信息，通常這個傳輸周期分成4個傳輸階段，分別完成一定的傳輸功能。2023/1/3015總線傳輸周期（1）

申請分配階段一組信息在總線上傳輸，總是有一個要求通過總線進(jìn)行數(shù)據(jù)通信的提出者，又有一個被要求進(jìn)行通信的對象?？梢院喎Q提出者為主模塊（包括主系統(tǒng)），對象為從模塊（包括從系統(tǒng)）。當(dāng)主模塊要求在總線上通信時，它首先要向總線管理機構(gòu)—總線仲裁器提出使用總線的申請。總線仲裁器經(jīng)過判斷認(rèn)為可以批準(zhǔn)主模塊使用總線，它就把下一個傳輸周期的使用權(quán)交給主模塊。2023/1/3016總線傳輸周期（2）

尋址階段獲得使用總線的主模塊要在總線上提出它要進(jìn)行通信的從模塊的“地址”以及進(jìn)行何種通信的控制信息。當(dāng)這些信息被從模塊接受后，從模塊就要啟動，做好相應(yīng)的通信準(zhǔn)備。（3）

數(shù)據(jù)交換階段這時，主模塊與相應(yīng)的從模塊彼此已建立了通信的機制，各種信息則由發(fā)送模塊（可以是主模塊或從模塊）傳送到接受模塊（可以是從模塊或主模塊），進(jìn)行實際的數(shù)據(jù)交換。2023/1/3017總線傳輸周期（4）

撤消階段一組信息傳輸完畢，主模塊應(yīng)通知總線仲裁器，并把總線使用權(quán)交還總線仲裁器，以便讓其它模塊能使用總線進(jìn)行通信。即使剛使用過總線的模塊需要繼續(xù)使用總線進(jìn)行通信，也需要重新向總線仲裁器提出申請。根據(jù)上述4個階段形成了各種總線通信方式：如同步通信方式和異步通信方式。2023/1/30182.總線通信協(xié)議1）同步通信方式在同步通信方式里，模塊之間的通信傳輸周期是固定的。有精確穩(wěn)定的系統(tǒng)時鐘作為傳輸周期的“標(biāo)尺”，通信雙方的模塊必須嚴(yán)格按時鐘標(biāo)尺進(jìn)行各自相應(yīng)的操作。可以用圖10.1來說明同步通信方式的一般過程。2023/1/3019同步通信方式

2023/1/3020總線通信協(xié)議2）異步通信方式為了使不同操作速度的模塊之間也能進(jìn)行速度匹配，順利地經(jīng)常彼此間的通信，提出了異步通信方式。這種方式不再需要主、從模塊的操作嚴(yán)格按系統(tǒng)時鐘進(jìn)行。只是為主、從模塊之間不同速度的配合，增設(shè)了兩條應(yīng)答信號線，又稱握手交互信號線（Handshaking），分別稱請求和響應(yīng)。仍以在同步通信方式里的例子來說明異步通信方式，如圖10.2所示。2023/1/3021

異步通信方式2023/1/3022

10.1.4總線仲裁(busarbitration)

1.總線主設(shè)備(總線主控器)(busmaster)

具有控制總線能力的模塊，通常是CPU或以CPU為中心的邏輯模塊;在獲得總線控制權(quán)之后能啟動數(shù)據(jù)信息的傳輸。 所謂啟動即發(fā)出地址信息以及相應(yīng)的控制信息給要進(jìn)行信息傳輸?shù)脑O(shè)備，使其按主設(shè)備的要求進(jìn)行信息傳輸。

2023/1/3023總線仲裁2.總線從設(shè)備(總線受控器)(busslave)

能對總線上的數(shù)據(jù)請求(即主設(shè)備發(fā)出的地址信息和控制信息)作出相應(yīng)，但本身不具備總線控制能力的模塊。 所謂總線控制能力是指，能發(fā)出地址信息、控制信息以啟動總線上的數(shù)據(jù)傳輸。2023/1/3024總線仲裁3.總線仲裁

總線仲裁是在多處理機環(huán)境中提出來的。 多處理機中，每個處理機都可作為總線主設(shè)備。都要共享系統(tǒng)中的資源(總線也是一種重要的公共資源)。 多個主設(shè)備必須通過系統(tǒng)總線才能訪問其他資源。每個主設(shè)備都會隨即地提出對總線控制使用的要求，這樣就可能發(fā)生總線競爭現(xiàn)象。

為了防止主設(shè)備同時控制總線，就要在總線上設(shè)立一個處理上述總線競爭的機構(gòu)，按優(yōu)先級次序，合理地分配資源，此即總線仲裁問題2023/1/3025總線仲裁4.總線仲裁器

用硬件來實現(xiàn)總線分配的邏輯電路稱為總線仲裁器(BusArbiter)。 總線仲裁器的任務(wù)是∶ 響應(yīng)總線請求； 通過分配過程的正確控制達(dá)到最佳使用總線。 在單處理機系統(tǒng)中，如果系統(tǒng)中接有DMA控制器，處理器就有了總線使用的競爭者，也必須有相應(yīng)的總線仲裁器。由于這種系統(tǒng)比較簡單，幾乎所有的微處理器芯片中都包含有這種仲裁機構(gòu)—

一般總是將DMAC的總線請求安排成較高的優(yōu)先級。2023/1/3026串聯(lián)優(yōu)先級判別法

2023/1/3027串聯(lián)優(yōu)先級判別法圖中有Ⅰ，Ⅱ，…

，N等N個模塊，都可作為總線主設(shè)備，各個模塊中的請求輸出端采用集電極（漏極）開路門，請求端用“線或”方式接到仲裁器請求輸入端，每個模塊的忙端同仲裁器的總線忙狀態(tài)線相連，它是一條輸入輸出雙向信號線。當(dāng)一個模塊占有總線控制權(quán)時，該模塊的忙信號端成為輸出端，向系統(tǒng)的總線忙狀態(tài)線送出有效信號（例如低電平）。其他模塊的忙信號端全部作為輸入端工作，檢測總線忙狀態(tài)線上的狀態(tài)。2023/1/3028串聯(lián)優(yōu)先級判別法一個模塊若要提出總線請求，其必要條件是先檢測到忙信號輸入端處于無效狀態(tài)。與此相對應(yīng)，仲裁器接收總線請求輸入的條件，也使總線忙狀態(tài)線處于無效狀態(tài)。進(jìn)一步可以規(guī)定仲裁器輸出允許信號的條件首先是總線忙狀態(tài)線無效，表示總線沒有被任一模塊占用；其次才是有模塊提出了總線請求。允許信號在鏈接的模塊之間傳輸，直到到達(dá)提出總線請求的那個模塊為止。這里用允許信號的邊沿觸發(fā)，它把共享總線的各模塊按規(guī)定的優(yōu)先級鏈接在鏈路中的不同位置上。越前面的模塊，優(yōu)先級越高。2023/1/3029串聯(lián)優(yōu)先級判別法當(dāng)前面的模塊要使用總線時，便發(fā)出信號禁止后面的部件使用總線。通過這種方式，就確定了請求總線各模塊中優(yōu)先級最高的模塊。顯然，在這種方式中，當(dāng)優(yōu)先級高的模塊頻繁請求時，優(yōu)先級別低的模塊可能很長時間都無法獲得總線。一旦有模塊占用總線后，允許信號就不再存在。這種串聯(lián)優(yōu)先級判別法中的仲裁機構(gòu)是三線鏈?zhǔn)降闹俨脵C構(gòu)。2023/1/3030并聯(lián)優(yōu)先級判別法

2023/1/3031并聯(lián)優(yōu)先級判別法并聯(lián)優(yōu)先級判別法的示意圖如圖１０-４所示。圖中有N個模塊，都可作為總線主設(shè)備，每個模塊都有總線請求線和總線允許線，模塊之間是獨立的，沒有任何控制關(guān)系。這些信號接到總線優(yōu)先控制器（仲裁器），任一模塊使用總線，都要通過請求線向仲裁器發(fā)出請求信號。2023/1/3032并聯(lián)優(yōu)先級判別法仲裁器一般由一個優(yōu)先級編碼器和一個譯碼器組成。該電路接收到某個模塊或多個模塊發(fā)來的請求信號后，首先經(jīng)優(yōu)先級編碼器進(jìn)行編碼，然后由譯碼器產(chǎn)生相應(yīng)的輸出信號，發(fā)往請求總線模塊中優(yōu)先級最高的模塊，并把允許信號送給該模塊。被選中的模塊撤銷總線請求信號，輸出總線在一忙信號，通知其他模塊，總線已經(jīng)被占用在一個模塊占用總線的傳輸結(jié)束后，就把總線忙信號撤銷，仲裁器也撤銷允許信號。根據(jù)各請求輸入的情況，仲裁器重新分配總線控制權(quán)。2023/1/3033循環(huán)優(yōu)先級判別法循環(huán)優(yōu)先級判別法類似于并聯(lián)優(yōu)先級判別法，只是其中的優(yōu)先級是動態(tài)分配的，原來的優(yōu)先級編碼器由一個更為復(fù)雜的電路所代替，該電路把占有總線的優(yōu)先級在發(fā)出總線請求的那些模塊之間循環(huán)移動，從而使每個總線模塊使用總線的機會相同。2023/1/303410.1.5總線的負(fù)載能力

負(fù)載能力即驅(qū)動能力，指總線上接上負(fù)載(接口設(shè)備)后必須不影響總線輸入/輸出的邏輯電平，以流過負(fù)載的電流大小表示。

2023/1/3035總線的負(fù)載能力總線輸出信號的情況

1. 輸出低電平∶要吸收電流(由負(fù)載流入信號源)以IOL表示。負(fù)載能力指∶吸收規(guī)定電流后，仍保持邏輯低電平；

2. 輸出高電平∶要流出電流(由信號源流向負(fù)載的輸出電流)以IOH表示。當(dāng)輸出電流超過規(guī)定值時，輸出邏輯電平會降低。負(fù)載能力指∶輸出電流達(dá)規(guī)定電流后仍保持邏輯高電平。2023/1/3036總線的負(fù)載能力

對于輸入信號而言，系統(tǒng)總線就成為I／O插件板的負(fù)載。當(dāng)輸入低電平時，總線向插件板灌入電流，以IIL表示，要求插件板在流入了這個電流后，還能向總線輸出一個正確的低電平。驅(qū)動電路還要給總線接收電路提供輸入高電平時的電流，以IIH表示。對應(yīng)的電流值列于表10-2中。兩個表中電流的正、負(fù)表示流入和流出總線。

2023/1/3037表10-2提供給總線輸入信號的負(fù)載2023/1/30382023/1/3039緩沖器或驅(qū)動器當(dāng)總線上所接負(fù)載超過總線的負(fù)載能力時，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動器，最常用的是三態(tài)緩沖器，其作用是驅(qū)動（使信號電流加大，可帶動更多負(fù)載）和隔離（減少負(fù)載對總線信號的影響）。2023/1/304010.2從PC／XT總線到EISA總線總線的標(biāo)準(zhǔn)化對提高微型計算機系統(tǒng)的性能和加快系統(tǒng)的開發(fā)速度是至關(guān)重要的。在微型計算機系統(tǒng)中，特別是１９８１年８月推出IBM‐PC后，在微型計算機系統(tǒng)（包括個人計算機、工作站和服務(wù)器）中所釆用的總線是PC／XT總線、ISA總線（PC／AT總線）和EISA總線，這３種總線是向上兼容的。2023/1/3041PC／XT總線

PC／XT總線是１９８１年用于準(zhǔn)１６位PC（IBM‐PC和IBM‐PC／XT機）上所使用的總線，PC／XT總線具有可靠、簡便、使用靈活的優(yōu)點，減少了自定義的引腳，提高了總線的兼容性，但總線布置的規(guī)范性、信號完整性和頻率性能方面考慮不周，總線位寬僅８位（８位數(shù)據(jù)線），工作頻率為4.77MHz，數(shù)據(jù)總線帶寬為８b×4.77MHz／８＝4.77MBps，最大數(shù)據(jù)傳輸率為2.38MBps。2023/1/3042PC／AT總線ISA（IndustryStandardArchitecture，工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)）總線，又稱為PC／AT總線，是1984年推出的IBM‐PC／AT機中使用的總線。ISA總線的特點是允許多個CPU共享系統(tǒng)資源，由于兼容性好，在PC中得到廣泛使用。ISA總線作為低速接口的總線，還同高速總線PCI總線共存于早期的以Pentium４為CPU的PC中。ISA總線的不足之處是傳輸速率過低，CPU的占用率高。例如，占用硬件中斷資源。該總線的工作頻率為８MHz，總線帶寬為１６b×８MHz／８＝１６MBps，最大數(shù)據(jù)傳輸率為８MBps。2023/1/3043EISA總線EISA（ExtendedIndustryStandardArchitecture，擴(kuò)展的工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)）總線是由COMPAQ、AST、EPSON、HP、OLIVETTI和NEC等公司聯(lián)合推出的一種３２位總線，是一種兼容性好的總線。EISA總線是把ISA總線擴(kuò)展到３２位，與８／１６位總線ISA總線完全兼容。EISA總線支持多處理器結(jié)構(gòu)，支持多總線主控，具有較強的I／O擴(kuò)展能力和負(fù)載能力?？偩€工作頻率仍為８暢３３MHz，帶寬僅為３３MBps。由于EISA總線兼顧了ISA總線的電氣特性，妨礙了總線速度的進(jìn)一步提高。另外成本過高也妨礙了EISA總線在PC上的應(yīng)用，EISA總線一般用于服務(wù)器領(lǐng)域。2023/1/304410.3PCI總線10.3.1PCI總線的由來及特征10.3.2橋接器與配置空間10.3.3PCI總線信號10.3.4PCI總線傳輸簡介10.3.5PCI總線的發(fā)展2023/1/3045PCI總線ISA總線是８位或１６位總線，最高傳輸率為８MBps，用于PC；EISA總線可用于８位、１６位或３２位系統(tǒng)，最高傳輸率為３３MBps，主要用于服務(wù)器領(lǐng)域。隨著圖形用戶界面（GraphicalUserInterface，GUI）和多媒體技術(shù)在PC系統(tǒng)中的廣泛應(yīng)用，上述傳統(tǒng)的PC總線（ISA總線和EISA總線）由于其帶寬的限制，已不能適應(yīng)系統(tǒng)工作的要求。而PCI總線為系統(tǒng)提供了一個高速的數(shù)據(jù)傳輸通路，系統(tǒng)內(nèi)的各設(shè)備可以直接或間接地掛在總線上，各設(shè)備通過局部總線可以完成數(shù)據(jù)的快速傳送，從而解決了使用傳統(tǒng)的I／O總線（ISA和EISA）系統(tǒng)中數(shù)據(jù)傳輸?shù)钠款i問題。2023/1/3046表10-3

2023/1/3047

10.3.1PCI總線的由來和特征

1.PCI總線

ISA總線是8位/16位總線，最高數(shù)據(jù)傳輸率為8MB/S。

EISA總線可用于8位/16位/32位系統(tǒng)，最高數(shù)據(jù)傳輸率為32MB/S1991年下半年 Intel提出PCI概念

PCISIG(PCISpecialInterestGroup)成立PCI專門權(quán)益組織

1992.6.22 PCI1.01995.6.1 PCI2.1支持64位數(shù)據(jù)通信。(66MHz)2023/1/30482.PCI總線的主要特點

1） 突出的高性能

33MH/66MHz同步總線操作，傳輸速率528MB/S(66MHz,64位)，支持burst（突發(fā)、猝發(fā)）傳送。2） 良好的兼容性

PCI總線部件和插件接口相對于處理器是獨立的。 支持不同結(jié)構(gòu)的處理器。3） 支持PnP—

即插即用，PCI.2.2支持熱插拔

PCI設(shè)備中有存放設(shè)備具體信息的寄存器。這些信息使BIOS和OS層的軟件可以自動配置PCI總線部件及插件。2023/1/3049主要特點4） 多主設(shè)備能力—

總線仲裁能力允許PCI主設(shè)備-從設(shè)備間實現(xiàn)“點到點”對等存取。5） 適度地保證了數(shù)據(jù)的完整性，提供數(shù)據(jù)和地址奇偶校驗功能。6）優(yōu)良的軟件兼容性7）定義了兩種電壓的信號環(huán)境

3.3V-5V的組件技術(shù)使電壓平滑過渡。2023/1/3050PCI總線的主要特點

8）相對的低成本 采用最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，通過地址數(shù)據(jù)復(fù)用，減少了總線信號引腳。

PCI總線為系統(tǒng)提供了一個高速數(shù)據(jù)傳輸通路。系統(tǒng)內(nèi)的各設(shè)備可以直接或間接地掛在總線上。各個設(shè)備通過局部總線可以完成數(shù)據(jù)的快速傳送。從而解決了使用傳統(tǒng)的I/O總線(ISA/EISA)系統(tǒng)中數(shù)據(jù)傳輸?shù)钠款i問題。2023/1/3051

10.3.2橋接器與配置空間

1.橋接器在圖10-5中顯著標(biāo)出的一個部件是橋（Bridge）,也可稱之為橋接器，事實上這是一個總線轉(zhuǎn)換部件。其功能是連接兩條計算機總線，允許總線之間相互通訊交往。一座“橋”的主要作用是把一條總線的地址空間映照到另一條總線的地址空間，就可以使系統(tǒng)中每一個總線主設(shè)備

（Master）能看到同樣的一份地址表。這時，從整個存儲系統(tǒng)來看，有了整體性統(tǒng)一的直接地址表（flataddressmap），可以大大簡化編程模型。2023/1/3052

圖10-5 基于PCI總線的微機系統(tǒng)典型結(jié)構(gòu)框圖

2023/1/3053基于PCI總線的微型計算機系統(tǒng)典型結(jié)構(gòu)框圖2023/1/3054橋接器

“橋”本身可以是十分簡單的，如只是加上信號的緩沖能力；也可以是相當(dāng)復(fù)雜的，如包括有組織轉(zhuǎn)換數(shù)據(jù)快存化、裝拆數(shù)據(jù)分組以及有各類系統(tǒng)所規(guī)定的一些功能。在PCI規(guī)范中提出三類橋的設(shè)計：主CPU至PCI的橋（稱為主橋）、PCI至標(biāo)準(zhǔn)總線（如ISA、EISA、微通道）之間的標(biāo)準(zhǔn)總線橋以及在PCI與PCI之間的橋。2023/1/30552.配置空間PCI提供３個互相獨立的物理地址空間：存儲器、I／O與配置空間。配置空間是PCI所特有的一個物理上的地址空間，所有PCI設(shè)備必須提供配置空間，多功能設(shè)備則應(yīng)為每一實現(xiàn)的功能提供一個配置空間，主橋也必須至少支持一組配置空間寄存器。例如，對于微型計算機系統(tǒng)來說，有＃１和＃２兩種配置機制更常用，是所有主橋必須提供的機制。其中，配制機制＃１使用了兩個I／O端口地址０CF８H和０CFCH（位于EISA定義的系統(tǒng)板保留區(qū)內(nèi)），分別對應(yīng)兩個３２位的寄存器：CONFIG‐ADDRESS和CONFIG‐DATA。2023/1/3056配置空間主橋允許CPU通過這兩個寄存器單元去存取系統(tǒng)中所有PCI總線上的所有設(shè)備中的配置空間，即可利用這兩個I／O端口去執(zhí)行任何PCI設(shè)備的配置操作。不需要有軟件的干預(yù)，數(shù)據(jù)就可以到達(dá)圖１０-５（b）中所示的層次線０上的配置周期，平臺中的各個橋?qū)⑸蠈覲CI總線的地址進(jìn)行轉(zhuǎn)換，并傳遞到下層PCI總線。而配制機制＃２是為訪問PCI配置空間提供的一種模式，工作在該模式下，將把PCI的配置空間映射到４KB的I／O空間（C０００H～CFFFH）。2023/1/3057配置空間有了橋與配置空間的支持，PCI提供了功能強大而且靈活方便的配置能力，包括允許設(shè)備重新定位（含中斷）、無須用戶干預(yù)的自動安裝配置與啟動自舉、構(gòu)造系統(tǒng)地址表（軟件與設(shè)備無關(guān)）、可繼續(xù)支持現(xiàn)有的配置機制（如EISA的配置實用程序），對系統(tǒng)與設(shè)備的附加要求大大減少。2023/1/305810.3.3PCI總線信號2023/1/3059

2023/1/30601.地址數(shù)據(jù)信號

①AD０～AD３１：地址數(shù)據(jù)多路復(fù)用信號，在PCI總線傳輸時，包含一個地址傳送節(jié)拍和一個（或多個）數(shù)據(jù)傳送節(jié)拍。在（幀周期信號）有效時為地址傳送節(jié)拍，在（主設(shè)備就緒信號）和（從設(shè)備就緒信號）同時有效時為數(shù)據(jù)傳送節(jié)拍。②C／～C／：總線命令／字節(jié)允許信號在地址傳送節(jié)拍傳送PCI總線命令，在數(shù)據(jù)傳送節(jié)拍傳送字節(jié)允許信號，C／對應(yīng)字節(jié)為０?？偩€命令由主機發(fā)向從設(shè)備，說明當(dāng)前事務(wù)類型，總線命令在地址節(jié)拍呈現(xiàn)在C／～C／上并被譯碼。PCI總線命令及說明如表１０-４所示。2023/1/3061

③PAR（Parity）：對AD０～AD３１和C／～C／信號作奇偶校驗，以保證數(shù)據(jù)的有效性。

2.接口控制信號①：幀周期信號，由當(dāng)前總線主設(shè)備驅(qū)動，表示一個總線周期的開始和結(jié)束。②（TargetReady）：從設(shè)備準(zhǔn)備好信號，由從設(shè)備驅(qū)動，表示從設(shè)備已準(zhǔn)備好傳送數(shù)據(jù)。③（InitiatorReady）：主設(shè)備準(zhǔn)備好信號，由系統(tǒng)主設(shè)備驅(qū)動，與信號同時有效時可完成數(shù)據(jù)傳輸。2023/1/30622.接口控制信號

④：停止信號，從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳送。⑤（DeviceSelect）：設(shè)備選擇信號，該信號有效時（輸出），表示所譯碼的地址是在設(shè)備的地址范圍內(nèi)，作為輸入信號時，表示總線上的某設(shè)備是否被選中。⑥（InitiatizationDeviceSelect）：初始化設(shè)備選擇信號，在配置讀寫期間，用做芯片選擇。⑦：鎖定信號，用于保證主設(shè)備對存儲器的鎖定操作。2023/1/3063

3.錯誤報告信號

①（ParityError）：數(shù)據(jù)奇偶校驗錯信號。②（SystemError）：系統(tǒng)錯誤信息，用于報告地址奇偶錯、數(shù)據(jù)奇偶錯和命令錯等。

4.仲裁信號（總線主設(shè)備用）①（Request）：總線請求信號，由希望成為總線主設(shè)備的設(shè)備驅(qū)動，是一個點對點的信號。②（Grant）：總線請求允許信號。2023/1/30645.系統(tǒng)信號

①CLK：總線時鐘信號，該信號頻率為PCI總線的工作頻率。②：系統(tǒng)復(fù)位信號，該信號有效時，PCI總線的所有輸出信號處于高阻狀態(tài)。2023/1/30656.６４位擴(kuò)展信號

①AD３２～AD６３：地址數(shù)據(jù)擴(kuò)展信號。②C／～C／：高３２位地址命令／字節(jié)允許信號。③PAR６４：高３２位奇偶校驗信號。④：６４位傳送請求信號。⑤：６４位傳送響應(yīng)信號。2023/1/30667.中斷請求信號

：中斷請求信號，X＝A、B、C、D。8.Cache支持信號①（SnoopBackoff）：探測返回信號，該信號有效時，關(guān)閉預(yù)測命令中的一個緩沖行。②（SnoopDone）：探測完成信號，該信號有效時，表示探測完成，命中一個緩沖行。2023/1/30679.JTAG／邊界掃描測試引腳

JTAG提供了板級和芯片級的測試，通過定義輸入輸出引腳，邏輯擴(kuò)展函數(shù)和指令。所有JTAG的測試功能僅需一個４線或５線的接口以及相應(yīng)軟件即可完成。利用JTAG可測試電路板的連接和功能。

JTAG是PCI總線的一種可選接口。①TCK（TestClock）：測試時鐘，用于控制狀態(tài)機及數(shù)據(jù)傳送。②TDI（TestDataIn）：測試數(shù)據(jù)輸入，用于TCK的上升沿接收J(rèn)TAG串行指令和數(shù)據(jù)。③TDO（TestDataOut）：測試數(shù)據(jù)輸出，用于TCK的下降沿JTAG串行數(shù)據(jù)。④TMS（TestModeSelect）：測試模式選擇，用于控制邊界掃描模式，控制狀態(tài)機的測試操作。⑤（TestReset）：測試復(fù)位。2023/1/3068表10-5

2023/1/30692023/1/307010.3.4PCI總線傳輸簡介

PCI是地址／數(shù)據(jù)復(fù)用總線，每一個PCI總線傳送由兩個節(jié)拍組成：地址節(jié)拍和數(shù)據(jù)節(jié)拍。信號從高電平（非激活狀態(tài)）轉(zhuǎn)換到低電平（激活狀態(tài)）表征一個地址節(jié)拍的開始。在地址節(jié)拍，總線主設(shè)備通過C/～C／端發(fā)送總線命令。如果是總線讀命令，緊接著地址節(jié)拍的時鐘周期稱為總線轉(zhuǎn)換周期，在這一個時鐘周期內(nèi)，AD３１～AD０既不被主設(shè)備驅(qū)動，也不被從設(shè)備驅(qū)動，以避免總線沖突。對于寫操作，就沒有總線轉(zhuǎn)換周期，總線直接從地址節(jié)拍進(jìn)入數(shù)據(jù)節(jié)拍。2023/1/3071總線傳輸

所有的PCI總線傳送由一個地址節(jié)拍和一個或多個數(shù)據(jù)節(jié)拍組成，地址節(jié)拍的時間是一個PCI時鐘周期，數(shù)據(jù)節(jié)拍數(shù)取決于要傳送的數(shù)據(jù)個數(shù)，一個數(shù)據(jù)節(jié)拍至少需要一個PCI時鐘周期。在任何一個數(shù)據(jù)節(jié)拍都可以插入等待周期。從有效變成無效表示當(dāng)前正在進(jìn)行最后一個數(shù)據(jù)節(jié)拍。2023/1/3072總線傳輸

總線操作結(jié)束有多種方式，大多數(shù)情況下，由從設(shè)備和主設(shè)備共同撤銷準(zhǔn)備好信號：和。如果從設(shè)備不能夠繼續(xù)傳送，可以設(shè)置信號，表示從設(shè)備撤銷與總線的連接；所尋址的從設(shè)備不存在或者信號一直為無效狀態(tài)，都可能導(dǎo)致主設(shè)備結(jié)束當(dāng)前總線操作，使和變成無效，回到總線空閑狀態(tài)2023/1/3073讀操作

１）讀操作圖10-7為讀傳送時的時序圖，在地址節(jié)拍，AD0～AD31上為一個有效地址，～輸出PCI總線命令。2023/1/3074

PCI總線基本讀操作時序2023/1/3075寫操作２）寫操作圖１０８為寫傳送時的時序圖，在CLK２，當(dāng)?shù)谝淮斡行业刂饭?jié)拍結(jié)束后傳送開始。除了在地址節(jié)拍之后不需要轉(zhuǎn)換周期外，寫傳送與讀傳送類似。對讀傳送和寫傳送，數(shù)據(jù)節(jié)拍中完成的工作是相同的。2023/1/3076

PCI總線基本寫操作時序2023/1/3077３）傳送中止

總線主設(shè)備和從設(shè)備都可以中止PCI傳送。無論中止是由什么原因引起的，當(dāng)和都無效時，所有傳送將被中止，進(jìn)入IDLE周期。2023/1/307810.3.5PCI總線的發(fā)展

PCI是一種局部總線。從結(jié)構(gòu)上看，PCI是在CPU和原來的系統(tǒng)總線之間插入的一級總線，具體由一個橋接電路實現(xiàn)對這一層的管理，并實現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了信號緩沖，使之能支持１０種外設(shè)，并能在高時鐘頻率下保持高性能，它為顯卡、聲卡、網(wǎng)卡、Modem等設(shè)備提供了連接接口，它的工作頻率為３３MHz／６６MHz。2023/1/3079PCI總線的發(fā)展PCI總線是目前個人計算機中使用最為廣泛的總線，幾乎所有的主板產(chǎn)品上都帶有這種總線的插槽。PCI插槽也是主板帶有最多數(shù)量的插槽類型，在目前流行的臺式機主板上，ATX結(jié)構(gòu)的主板一般帶有５或６個PCI插槽，而小一點的MATX主板也都帶有２或３個PCI插槽，由此可見其應(yīng)用的廣泛性。2023/1/3080PCI總線的發(fā)展

自１９９２年６月２２日發(fā)布PCI１.０版技術(shù)規(guī)范后，PCI規(guī)范有如下幾種版本：①１９９３年４月發(fā)布PCI2.0修訂版。②１９９５年１季度發(fā)布PCI2.1修訂版。③１９９８年１２月完成，１９９９年２月發(fā)布PCI2.2修訂版。④２００２年發(fā)布PCI2.3修訂版。⑤２００３年發(fā)布PCI3.0修訂版。2023/1/3081表10-6

2023/1/3082PCI總線的發(fā)展

PCI插槽有兩種：３２位為１２４針插槽，在PC上使用；６４位為１８８針插槽，在工作站和服務(wù)器中使用。幾乎所有的X８６桌面操作系統(tǒng)，如Windows、Linux等，都支持PCI總線設(shè)備，隨著計算機技術(shù)的發(fā)展，PCI總線也在不斷發(fā)展。2023/1/30831.PCI‐X總線

２０００年，PCI‐SIG組織發(fā)表了新的、更快速的PCI‐X總線，這是由IBM、HP和COMPAQ公司共同開發(fā)的，是PCI總線的一種擴(kuò)展結(jié)構(gòu)。PCI‐X總線允許只與單個PCI目標(biāo)設(shè)備進(jìn)行數(shù)據(jù)交換，類似于資源獨占的工作模式，若PCI‐X設(shè)備無任何數(shù)據(jù)傳送，總線會自動將PCI‐X設(shè)備移去以減少PCI‐X設(shè)備間的等待時間。在相同的頻率下，PCI‐X將能提供比PCI高1４％～３５％的性能。2023/1/3084

PCI‐X總線PCI‐X可以支持的頻率有６６MHz、１００MHz、１３３MHz，在不同的工作頻率下，PCI‐X能控制的外設(shè)的數(shù)量不同：

●６６MHz下，PCI‐X控制器最多可支持４個PCI設(shè)備。

●１００MHz下，PCI‐X控制器最多可支持２個PCI設(shè)備。

●１３３MHz下，PCI‐X控制器只能支持１個PCI設(shè)備，在６４位總線下，擁有１０６６MBps的帶寬，這對光纖接口、千兆以太網(wǎng)接口等對帶寬要求很高的接口而言，具有很大優(yōu)勢。2023/1/3085

PCI‐X總線PCI‐X使用與PCI相同的端口，有８位和１６位兩種，PCI設(shè)備可以在PCI‐X插槽中兼容使用，當(dāng)然此時整個總線返回PCI協(xié)議。PCI‐X也無須在PCIBIOS程序中進(jìn)行修改，其所有功能實現(xiàn)完全由板卡本身決定。PCI‐X和PCI設(shè)備既能單獨存在于系統(tǒng)中，也能共存于一個系統(tǒng)。

PCI‐X當(dāng)前主要應(yīng)用于服務(wù)器、工作站、嵌入式系統(tǒng)和信息交換環(huán)境。2023/1/30862.PCI‐Express總線

隨著計算機應(yīng)用范圍的擴(kuò)大，對總線帶寬的要求越來越高，由此比PCI總線速度更高的總線必然應(yīng)運而生。由Intel公司主導(dǎo)制訂的PCI‐Express就是一種高性能的I／O總線。

PCI‐Express被稱為第三代I／O（ThirdGenerationInput／Output，３GIO）總線技術(shù)，第一代指ISA總線，第二代指PCI總線，第三代即指PCI‐Express。2023/1/3087PCI‐Express總線

PCI‐Express采用串行通信模式以及同OSI網(wǎng)絡(luò)模型相類似的分層結(jié)構(gòu)，該分層結(jié)構(gòu)自上至下由軟件層、會話層、事務(wù)處理層、數(shù)據(jù)鏈路層和物理層組成，其具體的信號是兩對低電壓、分離驅(qū)動的電脈沖，一對負(fù)責(zé)傳送，一對負(fù)責(zé)接收，并通過一個被稱為MSI（MessageSignaledInterrupt，基于通信信號的中斷控制）的輪詢方法來管理中斷請求、電源管理請求和復(fù)位請求等系統(tǒng)信息。2023/1/3088PCI‐Express總線

PCI‐Express的設(shè)計標(biāo)準(zhǔn)是：完全連續(xù)的I／O結(jié)構(gòu)（串行I／O互連）、可望超過１０GBps的速度、點對點的連接、低針數(shù)接口。

PCI‐Express采用點對點技術(shù)，能為每一個設(shè)備分配獨享通道，不需要在設(shè)備間共享資源。按目前的PCI‐Express規(guī)范，每個設(shè)備最多可以通過６４條PCI‐Express連接線和其他設(shè)備建立連接，每個連接占用的帶寬可在１條、２條、４條、８條、１６條或３２條連接線之間定義，以實現(xiàn)更高的集合速度，完成更多任務(wù)。2023/1/3089PCI‐Express總線

PCI‐Express是對現(xiàn)有總線技術(shù)的一次突破，依照內(nèi)部獨立數(shù)據(jù)傳