第13章數(shù)字設(shè)計(jì)實(shí)例◆直接數(shù)字頻率合成器◆基于FPGA實(shí)現(xiàn)點(diǎn)陣液晶顯示控制◆

UART異步串行接口◆VGA彩條信號(hào)發(fā)生器◆VGA圖像顯示控制器◆信道編譯碼器◆CRC校驗(yàn)碼內(nèi)容數(shù)字設(shè)計(jì)實(shí)例13.1直接數(shù)字頻率合成器

13.1.1DDS原理與頂層設(shè)計(jì)

DDS的基本結(jié)構(gòu)如圖所示，主要由相位累加器、加法器、波形存儲(chǔ)ROM、D/A轉(zhuǎn)換器組成。DDS結(jié)構(gòu)圖

其中K為頻率控制字，P為相位控制字。設(shè)fc為參考時(shí)鐘頻率，N為相位累加器的字長，M為ROM數(shù)據(jù)位和D/A轉(zhuǎn)換器的字長。相位累加器在時(shí)鐘fc的控制下以步長K累加，輸出的N位二進(jìn)制碼經(jīng)過處理（截?cái)嗵幚恚┖笈c相位控制字相加，結(jié)果作為ROM的輸入地址，對(duì)波形ROM尋址。ROM中輸出的M位的幅度碼經(jīng)D/A轉(zhuǎn)換后就可得到合成波形。合成信號(hào)的波形取決于ROM中存儲(chǔ)的幅度碼，因此可以用DDS產(chǎn)生任意波形。DDS頂層設(shè)計(jì)

圖中加法器add32和寄存器reg32構(gòu)成了相位累加器，加法器add12和寄存器reg12構(gòu)成了相位調(diào)制器。乘法器mult用于調(diào)節(jié)DDS的步進(jìn)頻率，頻率控制字和相位控制字分別由單片機(jī)控制鍵盤輸入，鎖相環(huán)輸出40MHz的頻率。波形存儲(chǔ)器sin_rom的輸出和D/A轉(zhuǎn)換器相連。13.1.2ROM初始化數(shù)據(jù)文件生成

初始化數(shù)據(jù)文件格式有2種：MemoryInitializationFile(.mif)格式文件，或Hexadecimal(Intel-Format)File(.hex)格式文件。生成初始化數(shù)據(jù)文件的方法通常有下面幾種。（1）建立.mif格式文件（2）建立hex格式文件（3）其他方法13.1.3宏功能模塊的定制

選擇ROM數(shù)據(jù)線地址線寬度添加數(shù)據(jù)文件13.1.4使用嵌入式邏輯分析儀在線測(cè)試

QuartusII軟件具有SignalTapII嵌入式邏輯分析儀，它提供了一種對(duì)器件進(jìn)行實(shí)時(shí)測(cè)試的手段。SignalTapII嵌入式邏輯分析儀可以隨設(shè)計(jì)文件一起下載到目標(biāo)芯片中，用以捕捉目標(biāo)芯片中設(shè)計(jì)者感興趣的信號(hào)節(jié)點(diǎn)處的信息，而不影響芯片的正常工作。SignalTapII將測(cè)得的樣本信號(hào)暫存于目標(biāo)芯片的片內(nèi)RAM（如ESB、M4K）中，然后通過器件的JTAG端口和ByteBlasterII編程線將采得的信息傳出，送入計(jì)算機(jī)進(jìn)行分析。（1）新建SignalTapII文件SignalTapII編輯窗

（2）調(diào)入待測(cè)信號(hào)

為了調(diào)入待測(cè)信號(hào)名，在下欄的空白處雙擊，即彈出如圖所示的“NodeFinder”對(duì)話框，根據(jù)需要在“Filter”中選擇感興趣的類，然后單擊“List”按鈕，即在左欄出現(xiàn)與此工程相關(guān)的所有信號(hào)，可將欲查看的信號(hào)調(diào)入SignalTapII信號(hào)觀察窗口。

（3）設(shè)置信號(hào)

單擊全屏按鈕和窗口左下角的“Setup”選項(xiàng)卡，即出現(xiàn)如圖13.14所示的全屏編輯窗口。

（4）SignalTapII文件存盤

選擇菜單“Assignments”中的“Settings”，在Category欄中選擇“SignalTapIILogicAnalyzer”.在“SignalTapIIFile”欄中選中已存盤的SignalTapII文件名，并選中“EnableSignalTapIILogicAnalyzer”，單擊“OK”按鈕。（5）編譯下載

選擇菜單“Processing”中的“StartCompilation”，啟動(dòng)全程編譯。編譯結(jié)束后，SignalTapII的觀察窗通常會(huì)自動(dòng)打開，若沒有打開，可選擇菜單“Tools”中的“SignalTapIILogicAnalyzer”打開。打開試驗(yàn)開發(fā)系統(tǒng)的電源，連接JTAG編程接口，設(shè)定通信模式。通過“Setup”按鈕選擇硬件通信模式：ByteBlasterII或ByteBlasterMV。然后單擊下方的“Device”欄的ScanChain按鈕，對(duì)試驗(yàn)板進(jìn)行掃描。如果在欄中出現(xiàn)FPGA的型號(hào)，表示系統(tǒng)JTAG通信正常，可以進(jìn)行下載。最后在SOFManager中選擇下載文件，單擊下載圖標(biāo)，在左上角觀察下載信息。（6）啟動(dòng)SignalTapII進(jìn)行測(cè)試

單擊Instance名“sin_stp”，再單擊“AutorunAnalysis”按鈕，即啟動(dòng)了SignalTapII，通常會(huì)自動(dòng)彈出“Data”頁，這時(shí)就能在SignalTapII數(shù)據(jù)窗口中觀察來自FPGA內(nèi)部的實(shí)時(shí)信號(hào)。13.2FPGA實(shí)現(xiàn)點(diǎn)陣液晶顯示控制

13.2.1GDM12864的結(jié)構(gòu)及指令

GDM12864A原理簡(jiǎn)圖“寫數(shù)據(jù)”時(shí)序圖

指令名稱控制信號(hào)控制代碼RSR/WD7D6D5D4D3D2D1D0顯示開關(guān)設(shè)置000011111D顯示起始行設(shè)置0011L5L4L3L2L1L0頁面地址設(shè)置0010111P2P1P0列地址設(shè)置0001C5C4C3C2C1C0讀取狀態(tài)字01busy0on/offreset0000寫顯示數(shù)據(jù)10數(shù)

據(jù)控制指令功能表13.2.1頂層設(shè)計(jì)及狀態(tài)分配

頂層設(shè)計(jì)

用狀態(tài)機(jī)來進(jìn)行設(shè)計(jì)。設(shè)置5個(gè)狀態(tài)，分別是空閑狀態(tài)“Idle”，寫頁面地址狀態(tài)“Xpage”，寫列地址狀態(tài)“Yline”，寫數(shù)據(jù)狀態(tài)“Data”，顯示狀態(tài)“Display”。當(dāng)處于Xpage狀態(tài)時(shí)，rs=0，rw=0，按照前面介紹的命令格式“10111P2P1P0”將頁面地址送上數(shù)據(jù)總線(P2P1P0表示頁面地址)。當(dāng)處于Yline狀態(tài)時(shí)，rs=0，rw=0，將列地址“01C5C4C3C2C1C0”送上數(shù)據(jù)總線（C5C4C3C2C1C0代表0至63的列地址）。當(dāng)處于Data狀態(tài)時(shí)，rs=1，rw=0，依次將ROM中的顯示數(shù)據(jù)送上數(shù)據(jù)總線。將8個(gè)頁面全部掃描過一遍后，進(jìn)入Display狀態(tài)，rs=0，rw=0，將命令“00111111”送上數(shù)據(jù)總線。

液晶控制

13.3UART異步串行接口

基本的UART通信只需要兩條信號(hào)線：RXD和TXD，TXD是UART的發(fā)送端,RXD是UART的接收端，接收與發(fā)送全雙工工作。

UART是異步通信方式，發(fā)送方和接收方分別有各自獨(dú)立的時(shí)鐘，傳輸?shù)乃俾视呻p方約定，使用起至式異步協(xié)議。起止式異步協(xié)議起止式異步協(xié)議的特點(diǎn)是一個(gè)字符一個(gè)字符地進(jìn)行傳輸，字符之間沒有固定的時(shí)間間隔要求，每個(gè)字符都以起始位開始，以停止符結(jié)束。每一個(gè)字符的前面都有一位起始位（低電平，邏輯值0），字符本身有5到8比特?cái)?shù)據(jù)位組成，接著是一位校驗(yàn)位（也可以沒有校驗(yàn)位），最后是一位（或一位半、二位）停止位，停止位后面是不定長度的空閑位。停止位和空閑位都規(guī)定為高電平，這樣就保證起始位開始處一定有一個(gè)下降沿。數(shù)據(jù)接收數(shù)據(jù)接收：接收的首要任務(wù)是能夠正確找到數(shù)據(jù)的位置。這主要靠檢測(cè)數(shù)據(jù)的起始位和停止位來實(shí)現(xiàn)。起始位是一位0，它作為聯(lián)絡(luò)信號(hào)附加進(jìn)發(fā)送信息，因?yàn)榭臻e位都為高電平，所以當(dāng)接收數(shù)據(jù)線的信號(hào)突然變?yōu)榈碗娖綍r(shí)，告訴接收端數(shù)據(jù)的到來。一個(gè)字符接收完畢后，對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)（若數(shù)據(jù)包含奇偶校驗(yàn)位），最后檢測(cè)停止位，以確認(rèn)數(shù)據(jù)接收完畢。

UART接收示意圖

由于傳輸中有可能會(huì)產(chǎn)生毛刺，接收端極有可能將毛刺誤認(rèn)為是起始位，所以要對(duì)檢測(cè)到的下降沿進(jìn)行判別。一般采用如下的方法：取接收端的時(shí)鐘頻率是發(fā)送頻率的16倍頻，當(dāng)檢測(cè)到一個(gè)下降沿后，在接下來的16個(gè)周期內(nèi)檢測(cè)數(shù)據(jù)線上“0”的個(gè)數(shù)，若“0”的個(gè)數(shù)超過8個(gè)或者10（根據(jù)具體情況設(shè)置），則認(rèn)為是起始位到來，否則認(rèn)為起始位沒有到來，繼續(xù)檢測(cè)傳輸線，等待起始位。起始位的檢測(cè)數(shù)據(jù)發(fā)送：數(shù)據(jù)的發(fā)送實(shí)際上就是按照幀格式將寄存器中的并行數(shù)據(jù)轉(zhuǎn)為串行數(shù)據(jù)，為其加上起始位和停止位，以一定的波特率進(jìn)行傳輸。波特率可以有多種選擇，如9600bits/s，14400bits/s，19200bits/s，38400bits/s等數(shù)據(jù)發(fā)送13.4VGA彩條信號(hào)發(fā)生器

VGA顯示器采用光柵掃描方式，即轟擊熒光屏的電子束在CRT顯示器上從左到右、從上到下做有規(guī)律的移動(dòng)，其水平移動(dòng)受水平同步信號(hào)HSYNC控制，垂直移動(dòng)受垂直同步信號(hào)VSYNC控制。掃描方式一般分為逐行掃描和隔行掃描，這里采用逐行掃描。完成一行掃描的時(shí)間稱為水平掃描時(shí)間，其倒數(shù)稱為行頻率，完成一幀（整屏）掃描的時(shí)間稱為垂直掃描時(shí)間，其倒數(shù)稱為場(chǎng)頻，又稱刷新率。VGA工業(yè)標(biāo)準(zhǔn)要求的時(shí)鐘頻率如下：時(shí)鐘頻率（Clockfrequency） 25.175MHz（像素輸出的頻率）行頻（Linefrequency） 31469Hz場(chǎng)頻（Fieldfrequency） 59.94Hz顏色黑藍(lán)綠品紅青黃白R(shí)00001111G00110011B01010101顏色編碼

一個(gè)象素點(diǎn)可有多種顏色，由表示該象素點(diǎn)的二進(jìn)數(shù)確定，這里每個(gè)象素點(diǎn)我們采用3位二進(jìn)制數(shù)表示：分別為三基色信號(hào)R、G、B。因此只可表示8種顏色，如表所示。顏色編碼VGA行掃描時(shí)序VGA場(chǎng)掃描時(shí)序VGA時(shí)序行掃描時(shí)序要求（單位：像素，即輸出一個(gè)像素Pixel的時(shí)間間隔）場(chǎng)掃描時(shí)序要求（單位：行，即輸出一行Line的時(shí)間間隔）場(chǎng)同步頭場(chǎng)圖像場(chǎng)周期對(duì)應(yīng)位置V_TfV_TaV_TbV_TcV_TdV_TeV_Tg時(shí)間（Lines）222584808525行同步頭行圖像行周期對(duì)應(yīng)位置H_TfH_TaH_TbH_TcH_TdH_TeH_Tg時(shí)間（Pixels）896408640880013.5VGA圖像顯示控制器

VGA圖像顯示控制器結(jié)構(gòu)框圖

本例在VGA顯示器上顯示了一幅128×128點(diǎn)的圖像，每個(gè)像素點(diǎn)依然使用3比特量化。因此ROM的存儲(chǔ)單元數(shù)目為16384，即地址線寬度為14比特，數(shù)據(jù)線寬度為3比特。增加了一個(gè)圖像位置移動(dòng)控制部分，使得圖像在屏幕范圍內(nèi)成45度角移動(dòng)，撞到邊緣后變向，類似于屏保。很顯然，由于量化的比特?cái)?shù)較少，顯示出的圖像只能看出大體的形狀輪廓，若想提高圖像的質(zhì)量，必須增加對(duì)三基色R、G、B分別量化的比特?cái)?shù)，而后再分別通過D/A轉(zhuǎn)換器輸出。三基色分別采用8比特表示

三基色分別采用1比特表示

VGA圖像顯示控制器頂層設(shè)計(jì)

13.7CRC校驗(yàn)碼習(xí)題

12-1

設(shè)計(jì)一個(gè)先進(jìn)