譯碼是將輸入的每個二進制代碼轉(zhuǎn)換成對應的高、低電平組合的輸出信號。實現(xiàn)譯碼功能的電路稱為譯碼器。6.2.3譯碼器一、什么是譯碼器？高、低電平組合狀態(tài)譯碼器二進制代碼

1、按照輸入端和輸出端數(shù)目對應情況分兩類全譯碼器（二進制譯碼器）N=2n部分譯碼器N<2

2、譯碼器按照功用分三類：二進制譯碼器、二—十進制譯碼器、顯示譯碼器。二、譯碼器分類高、低電平組合狀態(tài)譯碼器二進制代碼三、3線—8線譯碼器3個輸入端、8個輸出端輸出端為高電平時認為該輸出端有輸出信號---稱高電平有效。（1）邏輯抽象-真值表輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101110000000100000010000001000000100000010000001000000100000010000000輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101111111111011111101111110111111011111101111110111111011111101111111輸出端為低電平時認為該輸出端有信號輸出---稱低電平有效。（2）邏輯函數(shù)式輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101110000000100000010000001000000100000010000001000000100000010000000（3）邏輯電路圖與門Y0Y1Y2Y3Y4Y5Y6Y7與非門

2、74LS138集成芯片-----集成3線—8線譯碼器譯碼電路控制電路（1）74LS138集成芯片內(nèi)部結(jié)構(gòu)G74LS138輸入輸出0XXXXX1XXX100001000110010100111010010101101101011111111111111111111111111011111101111110111111011111101111110111111011111101111111（2）74LS138邏輯功能表輸出端低電平有效74LS138（3）74LS138邏輯符號10074LS138輸入輸出0XXXXX1XXX100001000110010100111010010101101101011111111111111111111111111011111101111110111111011111101111110111111011111101111111輸入變量A2A1A0-------地址碼8421BCED譯碼器74HC42真值表[例]試用兩片3線—8線譯碼器74LSl38組成4線—16線譯碼器，將輸入的4位二進制代碼A3A2A1A0譯成16個獨立的低電平信號（低電平有效）~。①級聯(lián)74LS1383、譯碼器的應用A3A2A1A0000000010010001101000101011001111000100110101011110011011110111100000000000100100111100010011111②、實現(xiàn)數(shù)據(jù)分配74lS138Y0Y7Y6Y5Y4Y3Y2Y1A2A0A1D100000010111110110101111111174lS138Y0Y7Y6Y5Y4Y3Y2Y1A2A0A1DDA2A1A0例：假設A15A14A13A12A11是計算機的地址信號線，MREQ是計算機的控制信號線，當為低電平時，A15~A11=01000，使F0為低電平；A15~A11=01001，使F1為低電平；……A15~A11=01111，使F7為低電平；用3-8譯碼器實現(xiàn)以上功能。A15A14A13A12A11中A13A12A11從000~111；A15A14固定不變，令：74lS138Y0Y7Y6Y5Y4Y3Y2Y1F0F7F6F5F4F3F2F1STCSTASTBA15MREQA2A0A1A11A12A13A14S2=MREQ；S3=A15=

0S1=A14=1;A2A1A0=A13A12A11③用譯碼器實現(xiàn)組合邏輯設計74LS138實現(xiàn)任何形式的單輸出或多輸出的組合邏輯函數(shù)。當譯碼器輸出低電平時，多選用與非門作輸出端連接；當輸出為高電平時，多選用或門作為輸出端的連接。設計步驟：74LS1381

［例1］試用譯碼器和門電路實現(xiàn)邏輯函數(shù)74LS138(2)寫出標準與—或表達式→與非表達式。

===1解：(1)根據(jù)邏輯函數(shù)選擇譯碼器。A、B、C三變量，選3線—8線譯碼器CT74LS138。該譯碼器輸出低電平有效。(3)將邏輯函數(shù)式和CT74LS138輸出表達式進行比較令A2=A、A1=B、A0=C(4)畫連線圖。1ABC&Y2&Y1例2：用3-8譯碼器實現(xiàn)組合邏輯函數(shù)F=ABC+ABC+ABCD解：(1)根據(jù)邏輯函數(shù)選擇譯碼器。可由兩片74LS138級聯(lián)獲得4-16譯碼器。該譯碼器輸出為低電平有效。(2)寫出標準與—或表達式(3)將邏輯函數(shù)式和4-16譯碼器輸出表達式比較令A3=A、A2=B、A1=C、A0=D(4)畫連線圖ADBC&Y令A3=A、A2=B、A1=C、A0=D能夠顯示數(shù)字的器件稱為數(shù)字顯示器。

顯示譯碼器----將與數(shù)字對應的二進制代碼翻譯成數(shù)字顯示器所能識別的信號的譯碼器。

6.2.3顯示譯碼器通常顯示譯碼器、驅(qū)動器和數(shù)字顯示器集中在一塊芯片。8421BCD碼顯示譯碼器驅(qū)動器高低電平信號高低電平信號脈沖信號計數(shù)器數(shù)字顯示器4．七段數(shù)字顯示譯碼器

在數(shù)字系統(tǒng)中計數(shù)器、定時器、數(shù)字電壓表等方面，需要將表示數(shù)字信息的二進制數(shù)以人們習慣的十進制數(shù)形式顯示出來，以便查看，因此，數(shù)字顯示電路是許多數(shù)字設備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動器和顯示器等部分組成。

1、七段數(shù)字顯示器（七段數(shù)碼管）

-----將7個（加小數(shù)點為8個）發(fā)光段按照一定方式排列，利用字段的不同組合，顯示出0~9阿拉伯數(shù)字。液晶顯示數(shù)碼管（LCD）—液晶段半導體數(shù)碼管（LightEmittingDiode）LED---發(fā)光二極管當顯示譯碼器輸出低電平，選用共陽極接法的數(shù)字顯示器；當顯示譯碼器輸出高電平，選用共陰極接法的數(shù)字顯示器。（5V）（接地）常用七段數(shù)字顯示器：BS201，BS202七段數(shù)字顯示器內(nèi)部接法輸入端顯示字形abcdefg1111110011000011011011111001011001110110111011111111000011111111111011數(shù)字顯示與輸入端電平對應表半導體數(shù)碼管優(yōu)點：工作電壓低（1.5V~3V）、體積小、壽命長、工作可靠性高、響應速度快0.1微秒、亮度高。主要缺點：工作電流大(5~10mV)

2、七段顯示譯碼器

----將8421BCD碼轉(zhuǎn)換成驅(qū)動數(shù)字顯示器發(fā)光的高、低電平信號，以便使七段數(shù)碼管顯示出8421BCD代碼要表示的十進制數(shù)字。七段顯示譯碼器8421BCD碼abcdefg七段數(shù)字顯示器A3

A2

A1A0

輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000

200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011101010111011111101100111111211001001110131101011110114111010011111511111000111數(shù)碼管驅(qū)動電路真值表11101111000011100001101100011011（c）10110110010011000001101100011011（a）11111010100011000001101100011011（b）10001101110011000001101100011011（f）10110101010110110001101100011011（d）10010001000110010001101100011011（e）001111011101111100011000011011（g）控制電路（3）邏輯圖7448集成顯示譯碼器共陰極數(shù)字顯示器配合7448是與共陰極數(shù)字顯示器配合使用的集成顯示譯碼器試燈輸入端滅零輸入端滅燈輸入/滅零輸出端譯碼輸出端輸入端功能（輸入）輸入輸入/輸出輸出顯示字形A3A2A1A0abcdefg0123456789111X1X1X1X1X1X1X1X1X0000000100100011010001