教材：數(shù)字電子技術(shù)基礎(chǔ)（第四版）

周良權(quán)方向喬第三章組合邏輯電路授課人劉學(xué)柱職稱(chēng)副教授概述組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象常用的組合邏輯電路組合邏輯電路的設(shè)計(jì)組合邏輯電路的分析第3章組合邏輯電路

會(huì)畫(huà)出：用譯碼器或數(shù)據(jù)選擇器構(gòu)成與或邏輯函數(shù)式的電路圖。本章教學(xué)基本要求

要知道：組合邏輯電路的特點(diǎn)，組合邏輯電路的分析步驟和設(shè)計(jì)步驟。編碼器、譯碼器、數(shù)據(jù)分析器和數(shù)據(jù)選擇器的含義。

會(huì)分析：用邏輯函數(shù)化簡(jiǎn)表達(dá)式、真值表描述的組合邏輯電路的邏輯功能。

會(huì)設(shè)計(jì)：根據(jù)邏輯事件設(shè)定輸入和輸出變量及其邏輯狀態(tài)的含義（邏輯抽象過(guò)程），根據(jù)因果關(guān)系列出真值表，寫(xiě)出邏輯函數(shù)式并進(jìn)行化簡(jiǎn)后的邏輯圖。

會(huì)使用：用功能表表示的各種中規(guī)模集成組合邏輯器件的編碼器、優(yōu)先編碼器、譯碼器、數(shù)碼管顯示七段碼譯碼器、超前進(jìn)位加法器、數(shù)值比較器、數(shù)據(jù)選擇器的引腳功能。3.1

概述一、組合邏輯電路的概念

指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。

數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為組合邏輯電路時(shí)序邏輯電路指任何時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。20160508組合邏輯電路的一般框圖……表達(dá)式形式(各輸出完全由輸入決定，與歷史輸出信息無(wú)關(guān)—無(wú)反饋）二、組合邏輯電路的特點(diǎn)組合邏輯電路的邏輯功能特點(diǎn)：沒(méi)有存儲(chǔ)和記憶作用。

組合電路的組成特點(diǎn)：

由門(mén)電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。組合電路可以有一個(gè)或多個(gè)輸入端,也可以有一個(gè)或多個(gè)輸出端【P92全加器邏輯圖】3.2

組合邏輯電路的分析分析思路：基本步驟：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。根據(jù)給定邏輯圖寫(xiě)出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)列真值表分析邏輯功能一、組合邏輯電路的基本分析方法優(yōu)化原有電路[例]分析下圖所示邏輯電路的功能?！綪89E3.2.1】解：(1)寫(xiě)出輸出邏輯函數(shù)式(3)分析邏輯功能(2)列邏輯函數(shù)真值表本例可直接通過(guò)分析表達(dá)式和真值表特點(diǎn)來(lái)說(shuō)明功能。上圖所示電路是由五個(gè)與非門(mén)構(gòu)成的異或門(mén)11011000ZBA輸出輸入1010問(wèn)題：五個(gè)與非門(mén)可不可以?xún)?yōu)化？！在第一章學(xué)習(xí)過(guò)程中，我們?cè)?jīng)在實(shí)驗(yàn)室嘗試使用1片74LS00,實(shí)現(xiàn)“異或”邏輯

初學(xué)者一般從輸入向輸出逐級(jí)寫(xiě)出各個(gè)門(mén)的輸出邏輯式。熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式。[例]分析下圖電路的邏輯功能。解：(1)寫(xiě)出輸出邏輯函數(shù)式(２)分析邏輯功能該電路為四個(gè)門(mén)電路構(gòu)成的異或門(mén)設(shè)計(jì)思路：基本步驟：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。分析設(shè)計(jì)要求進(jìn)行邏輯變量的定義與賦值并列出真值表→求最簡(jiǎn)輸出邏輯式→畫(huà)出邏輯圖（實(shí)際電路制作）。首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的含義與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門(mén)電路類(lèi)型的要求，將最簡(jiǎn)與或式變換為與所要求的門(mén)電路類(lèi)型對(duì)應(yīng)的最簡(jiǎn)式。3.3

組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)過(guò)程只考慮兩個(gè)1位二進(jìn)制數(shù)A和B相加，不考慮低位來(lái)的進(jìn)位數(shù)的相加稱(chēng)為半加，實(shí)現(xiàn)半加的電路稱(chēng)為半加器

能夠?qū)崿F(xiàn)加法運(yùn)算的電路稱(chēng)為加法器半加器全加器除了兩個(gè)１位二進(jìn)制數(shù)相加以外,還與低位向本位的進(jìn)位數(shù)相加,稱(chēng)之為全加,所構(gòu)成的電路稱(chēng)為全加器

組合邏輯電路設(shè)計(jì)舉例

輸入：Ai、Bi

分別表示兩個(gè)1位二進(jìn)制數(shù)對(duì)應(yīng)位的被除數(shù)和加數(shù)，表示低位來(lái)的進(jìn)位數(shù)。

輸出：求得本位的和及向高位的進(jìn)位數(shù)作為輸出.解：（2）邏輯函數(shù)式[例]試設(shè)計(jì)１位全加器電路。(1)分析命題，列真值表。

輸出

輸入0010100110010111000001010011100101110111半加器電路能用與非門(mén)實(shí)現(xiàn)嗎？(3)對(duì)邏輯函數(shù)式進(jìn)行化簡(jiǎn)(4)得出1位全加器邏輯圖

原式為最簡(jiǎn)經(jīng)變換得到三變量的異或式而的原式可以化簡(jiǎn)為但為了整個(gè)電路最簡(jiǎn)可與公用主要內(nèi)容：

編碼器

譯碼器多位加法器數(shù)值比較器數(shù)據(jù)選擇器通用性強(qiáng)、兼容性好、功耗小、工作穩(wěn)定可靠3.4常用的組合邏輯電路編碼用文字、符號(hào)或者數(shù)碼表示特定信息的過(guò)程稱(chēng)為編碼。實(shí)現(xiàn)編碼功能的電路編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器編碼器

n位二進(jìn)制代碼有2n個(gè)狀態(tài)，可表示2n個(gè)信息。二進(jìn)制編碼器由圖可寫(xiě)出編碼器的輸出邏輯函數(shù)為由此式可列出真值表為輸出輸入1110111111101110111111101110111110011110110111011110111010111110111001111100100011111110Y0Y1Y2I7I6I5I4I3I2I1I0原碼輸出被編信號(hào)低電平有效。8線3線編碼器輸入8個(gè)信號(hào)Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7輸出3位二進(jìn)制對(duì)N個(gè)信號(hào)進(jìn)行編碼時(shí)，應(yīng)按公式2nN來(lái)確定需要使用的二進(jìn)制代碼的位數(shù)n.二－十進(jìn)制編碼器將0~9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。又稱(chēng)十進(jìn)制編碼器。

10個(gè)輸入端8421編碼器4個(gè)輸出端B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”為何要使用優(yōu)先編碼器？?jī)?yōu)先編碼器

(即

PriorityEncoder)

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入允許同時(shí)輸入數(shù)個(gè)編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。普通編碼器在任何時(shí)刻只允許一個(gè)輸入端請(qǐng)求編碼，否則輸出發(fā)生混亂。54LS148優(yōu)先編碼器1111110000000001111111100000000111111111111111111111111111111111111111000001010011101100110100101010101010101被編碼對(duì)象選通控制端代碼輸出端狀態(tài)標(biāo)志端54LS148邏輯圖被編碼的對(duì)象,.低電平有效選通控制端,低電平有效,只有當(dāng)其為0時(shí)才可以進(jìn)行編碼代碼輸出端,為反碼形式輸出標(biāo)志位54LS148邏輯符號(hào)圖從組合邏輯電路設(shè)計(jì)思路進(jìn)行介紹同理電路圖YS=1,1#

芯片停止工作，1#芯片輸出Y2Y1Y0=111將兩塊54LS148芯片級(jí)聯(lián)起來(lái)就可將輸入端擴(kuò)展為16個(gè)，組成16線－4線優(yōu)先編碼器．總輸出的最高位輸出，高電平有效ST=0允許工作IN8—IN15有輸入54LS148111

1

01001011如果IN15—IN8中無(wú)低電平，則2#芯片的YS=Y3=0，允許1#芯片工作，將對(duì)IN7—IN0中優(yōu)先權(quán)高的實(shí)行編碼1100101111011以此類(lèi)推總的輸出標(biāo)志,時(shí)編碼器工作1110注意：與148功能控制的區(qū)別（使能及狀態(tài)端等），影響級(jí)聯(lián)方式。54LS148優(yōu)先編碼器1111110000000001111111100000000111111111111111111111111111111111111111000001010011101100110100101010101010101被編碼對(duì)象選通控制端代碼輸出端狀態(tài)標(biāo)志端主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器54LS138的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。譯碼器20160511譯碼的概念與類(lèi)型

譯碼是編碼的逆過(guò)程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。多輸入,多輸出的組合邏輯電路

譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器一、二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效2線-4線譯碼器邏輯圖幾點(diǎn)說(shuō)明：1.此類(lèi)邏輯圖頻繁使用各信號(hào)的原/反變量以構(gòu)成最小項(xiàng)，采用公共信號(hào)線形式；2.“·”的必要.允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。輸出邏輯函數(shù)式Y(jié)0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=A2A1A0Y6=A2A1A0Y7=A2A1A011111111000000000111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111×××1111111111××××0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STBSTCSTA輸出輸入54LS138

真值表

×11111111111111111111000000000111111110000000001111111111101111110111101111110111101111001111101111101111101101011111101100111111100003線-8線二進(jìn)制譯碼器真值表

(一)

譯碼器工作原理邏輯圖(二)

二進(jìn)制譯碼器的應(yīng)用1、用于譯碼器的功能擴(kuò)展例：用兩片54LS138的8位輸出通過(guò)級(jí)聯(lián)實(shí)現(xiàn)4線-16線譯碼的輸出00不工作正常譯碼1不工作正常譯碼有一個(gè)為低電平有一個(gè)與代碼對(duì)應(yīng)的輸出端為低電平地址碼的最高位2、用作數(shù)據(jù)分配器在數(shù)據(jù)傳輸系統(tǒng)中，經(jīng)常需要將總線中的數(shù)據(jù)傳輸?shù)蕉鄠€(gè)支路中的一路上去，傳往支路中哪些一路，就需要用唯一地址譯碼器來(lái)選擇。在這種裝置中，譯碼器起著數(shù)據(jù)分配的作用，這種裝置叫數(shù)據(jù)分配器與地址代碼對(duì)應(yīng)的最小項(xiàng)如果令而將輸入數(shù)據(jù)D從端輸入，則在地址碼確定后、、均為1，那么，由地址確定的輸出，即總線上的數(shù)據(jù)D以反碼形式從端送出，欲得到原碼輸出只需在數(shù)據(jù)D與端之間加反相器即可譯碼器數(shù)據(jù)分配功能示意圖3、用以構(gòu)成組合邏輯函數(shù)利用一些附加的門(mén)電路將最小項(xiàng)（n位地址輸入的二進(jìn)制譯碼器有2n個(gè)代碼輸入，包含n變量函數(shù)的全部最小項(xiàng)）恰當(dāng)?shù)亟M合起來(lái),即可產(chǎn)生任何n變量的組合邏輯函數(shù)即二進(jìn)制譯碼器可充當(dāng)組合邏輯函數(shù)發(fā)生器。[例]用3線-8線序列碼器74LS138實(shí)現(xiàn)下列多輸出組合邏輯函數(shù).輸出的邏輯函數(shù)式為只要令74LS138的地址輸入端A2=A、A1=B、A0=C，則它的各輸出端就是各輸入變量最小項(xiàng)的反函數(shù)形式。即Y0—Y7分別對(duì)應(yīng)為m0—m7.解：

根據(jù)給定函數(shù)變換為最小項(xiàng)之和的形式運(yùn)用還原律和摩根定理將函數(shù)變換為在74LS138之后再加四個(gè)與非門(mén)就可以實(shí)現(xiàn)這些函數(shù)。在用高電平輸出有效的譯碼器實(shí)現(xiàn)組合函數(shù)時(shí),譯碼器輸出為各地址輸入變量最小項(xiàng)的原函數(shù).只要將下面的電路中的與非門(mén)換成或門(mén)就可以了例題某校區(qū)可劃分為三個(gè)主體教學(xué)功能區(qū)，其工作時(shí)平均耗電情況為：理論教學(xué)及辦公區(qū)(100Kw)、實(shí)踐教學(xué)區(qū)(500Kw)，計(jì)算機(jī)中心(150Kw).校區(qū)現(xiàn)自備200Kw,300Kw及450Kw發(fā)電機(jī)各1臺(tái)，請(qǐng)根據(jù)各主體教學(xué)功能區(qū)的用電情況，設(shè)計(jì)發(fā)電機(jī)啟?？刂齐娐?最佳節(jié)能方案)?！窘狻?.(邏輯抽象：變量定義與賦值)取A=1代表教學(xué)及辦公區(qū)用電、B=1代表實(shí)踐教學(xué)區(qū)用電、C=1代表計(jì)算機(jī)中心用電，取F1=1代表啟動(dòng)200Kw發(fā)電機(jī)、F2=1代表啟動(dòng)300Kw發(fā)電機(jī)、F3=1代表啟動(dòng)450Kw發(fā)電機(jī).2.列寫(xiě)真值表，確定邏輯函數(shù)表達(dá)式(采用低電平輸出的74LS138譯碼，"與非-與非"式)3.在置74LS138各使能端有效的前提下，連接地址輸入端A2=A、A1=B、A0=C，則，相應(yīng)輸出可改寫(xiě)為：例題4.利用與非門(mén)進(jìn)行電路設(shè)計(jì)，如右下圖幾點(diǎn)說(shuō)明：（1）變量定義可調(diào)整，但須進(jìn)行定義與賦值兩項(xiàng)準(zhǔn)備工作；（2）注意ABC與地址端的順次連接關(guān)系，注意對(duì)使能端的處理；（3）輸出控制端，高電平有效。[例]試用譯碼器實(shí)現(xiàn)全加器。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)被加數(shù)為Ai

，加數(shù)為Bi

，低位進(jìn)位數(shù)為Ci-1。輸出本位和為Si

，向高位的進(jìn)位數(shù)為Ci

。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入(3)選擇譯碼器選用3線–8線譯碼器CT74LS138。并令A(yù)2=Ai，A1=Bi，A0=Ci-1。(2)根據(jù)真值表寫(xiě)函數(shù)式Y(jié)1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路(5)畫(huà)連線圖Ci&Si&CT74LS138輸出低電平有效，，i=0~7因此，將函數(shù)式變換為CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低位片高位片4.譯碼器的擴(kuò)展

例如兩片CT74LS138

組成的4線–16

線譯碼器。16個(gè)譯碼輸出端

4位二進(jìn)制碼輸入端低3位碼從各譯碼器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼A3與高位片STA端和低位片STB端相連，因此，A3=0時(shí)低位片工作，A3=1時(shí)高位片工作。

STA不用，應(yīng)接有效電平1。作4線–16線譯碼器使能端，低電平有效。CT74LS138組成的4線–16線譯碼器工作原理

E=1時(shí)，兩個(gè)譯碼器都不工作，輸出Y0~Y15都為高電平1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE(1)A3=0時(shí)，高位片不工作，低位片工作，譯出與輸入0000~0111分別對(duì)應(yīng)的8個(gè)輸出信號(hào)Y0~Y7。(2)A3=1時(shí)，低位片不工作，高位片工作，譯出與輸入1000~1111分別對(duì)應(yīng)的

8

個(gè)輸出信號(hào)

Y8~

Y15。

E=0時(shí)，允許譯碼。這種譯碼器是4線-10線譯碼器,它的功能是將8421BCD碼譯成10個(gè)有效電平(高電平或低電平)的輸出信號(hào)，所以稱(chēng)其為二-十進(jìn)制譯碼器，屬于代碼變換譯碼器。二、二－十進(jìn)制譯碼器10個(gè)譯碼輸出端.

當(dāng)偽碼輸入時(shí),十個(gè)輸出端均為非有效電平.如輸出低電平有效,當(dāng)偽碼輸入時(shí),輸出增為高電平,處于無(wú)效狀態(tài).4位地址輸入端輸入代碼“0-9”時(shí)有對(duì)應(yīng)的輸出,輸入代碼“10-15”為偽碼,沒(méi)有與之對(duì)應(yīng)的輸出三、顯示譯碼器

將輸入的BCD碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。數(shù)字顯示電路組成方框圖數(shù)碼顯示器件按發(fā)光物質(zhì)的不同分類(lèi)氣體放電顯示器熒光數(shù)字顯示器半導(dǎo)體顯示器液體數(shù)字顯示器輝光數(shù)碼管、等離子體顯示板熒光數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板亦稱(chēng)為發(fā)光二極管（LED）顯示器液晶顯示器、電泳顯示器半導(dǎo)體數(shù)碼管液晶顯示器LCD

（LiquidCrystalDisplay）液晶顯示器數(shù)碼顯示器簡(jiǎn)介L(zhǎng)CD成像原理LCD的構(gòu)成：包括背光燈管、導(dǎo)光板、偏光板、玻璃基板、薄模式晶體管、配向膜、液晶材料、濾光板等等?！緮U(kuò)展閱讀】電視發(fā)展史CRT

(CathodeRayTube)顯像管電視PDP(PlasmaDisplayPanel)等離子電視LCD(LiquidCrystalDisplay)液晶電視LED(lightemittingdiode)發(fā)光二極管背光源液晶電視OLED(OrganicLightEmittingDisplay)有機(jī)發(fā)光二極管電視顯示器材

黑白TVin1936UK

彩色TVin1960UKD-HDTVin1995USA3DTVIn201024年35年15年顯示技術(shù)厚薄可彎曲超薄厚度從黑白到彩色，再到高清、3D；從厚到薄、輕……【擴(kuò)展閱讀】電視發(fā)展史50【擴(kuò)展閱讀】電視發(fā)展史數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱(chēng)數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。1.七段半導(dǎo)體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式發(fā)光原理顯示結(jié)構(gòu)字型

LED

abbr.

light-emittingdiode發(fā)光二級(jí)管（1）半導(dǎo)體數(shù)碼管當(dāng)前用得最廣泛的顯示器之一，它是用發(fā)光二極管（LED）來(lái)組成字形顯示數(shù)字、文字和符號(hào)的。發(fā)光原理在半導(dǎo)體裁中摻入濃度很高的雜質(zhì)而成的，所用材料有砷化鎵、磷化鎵、磷砷化等。在二極管正向?qū)〞r(shí)，電子和空穴大量復(fù)合，把多余的能量以光的形式釋放出來(lái)，便發(fā)出一定波長(zhǎng)的可見(jiàn)光，所含磷、砷的比例不同，發(fā)出光的波長(zhǎng)（顏色）也不同，有綠，黃，橙及其中間色等。半導(dǎo)體數(shù)碼顯示器內(nèi)部接法共陽(yáng)接法

共陰接法

共陽(yáng)數(shù)碼管是將各發(fā)光二極管陽(yáng)極連在一起，接高電平，而陰極分別由譯碼器輸出端來(lái)驅(qū)動(dòng)。這種顯示器由輸出低電平有效的譯碼器來(lái)驅(qū)動(dòng)。

當(dāng)譯碼輸出某段碼為低電平時(shí)，二極管導(dǎo)通發(fā)光。

當(dāng)譯碼輸出某段碼為高電平時(shí)，相應(yīng)的發(fā)光二極管就導(dǎo)通發(fā)光，顯示相應(yīng)的數(shù)碼。共陰數(shù)碼管將各發(fā)光二極管陰極連在一起接低電平，陽(yáng)極分別由譯碼器輸出端來(lái)驅(qū)動(dòng)。這種顯示器可用輸出高電平有效的譯碼器來(lái)驅(qū)動(dòng)主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。

主要缺點(diǎn)：工作電流大，每字段工作電流約10mA。共陽(yáng)接法

共陰接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。

共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。RR共陽(yáng)極共陰極主要優(yōu)點(diǎn)：工作電壓低、體積小、壽命長(zhǎng)、響應(yīng)時(shí)間短、可靠性高和亮度也較高等。

主要缺點(diǎn)：工作電流大。共陰極顯示器BS201BS202BS207LCS011-11共陽(yáng)極顯示器BS204BS206LA5011-11為了將顯示器電流限制在允許范圍內(nèi)，在譯碼器每一個(gè)輸出端與顯示器輸入端之間應(yīng)接入合適的限流電阻，其計(jì)算公式為：或電源電壓譯碼器輸出高電平的值LED發(fā)光時(shí)額定電壓LED發(fā)光時(shí)的額定電流(2)液晶顯示器(LCD)點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類(lèi)似。

主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。

液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。即液態(tài)晶體即液態(tài)晶體（2）.液晶顯示器(LCD)液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。abcdefgDPagfCOMbcedCOMDP顯示結(jié)構(gòu)字型發(fā)光原理圖

液晶顯示器的結(jié)構(gòu)及符號(hào)

（a）未加電場(chǎng)時(shí)（b）加電場(chǎng)以后（c）符號(hào)返回主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。

用異或門(mén)驅(qū)動(dòng)液晶顯示器電路圖工作波形圖(1)共陰LED數(shù)碼管顯示譯碼器

(2)共陽(yáng)LED數(shù)碼管顯示譯碼器

(3)液晶七段數(shù)碼顯示譯碼器

2.

BCD-七段顯示譯碼器（1）共陰LED數(shù)碼管顯示譯碼器半導(dǎo)體數(shù)碼管和液晶顯示器都可以用TTL或CMOS集成電路直接驅(qū)動(dòng)。為此，就需要使用顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號(hào)，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出BCD代碼所表示的數(shù)值。舉例說(shuō)明輸入為8421BCD碼，用A3、A2、A1、A0表示輸出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示半導(dǎo)體數(shù)碼管為共陰極接法。與數(shù)碼管的連接圖引腳排列圖14513

功能表a---g段驅(qū)動(dòng)

卡諾圖abcdefgDPagfCOMbcedCOMDP圖BCD－七段顯示譯碼器邏輯圖附加控制電路用于擴(kuò)展電路功能。燈測(cè)試輸入：滅零輸入：滅燈輸入/滅零輸出：當(dāng)時(shí)，驅(qū)動(dòng)數(shù)碼管的七段同時(shí)點(diǎn)亮，以檢查該數(shù)碼管各段能否正常發(fā)光。平時(shí)應(yīng)置為高電平。目的：為了能把不希望顯示的零熄滅。使可使本來(lái)應(yīng)該顯示的0熄滅。

這是一個(gè)雙功能的輸入/輸出端，作為輸入時(shí)，稱(chēng)滅燈輸入控制端。只要，數(shù)碼管熄滅；作為輸出端使用時(shí)，稱(chēng)滅零輸出端，只有當(dāng)A3=A2=A1=A0=0，而且有滅零輸入信號(hào)（）時(shí)，才會(huì)給出低電平。因此，表示譯碼器已將本來(lái)應(yīng)該顯示的零熄滅了。燈測(cè)試輸入端最高優(yōu)先權(quán)消隱輸入端次優(yōu)先權(quán)數(shù)據(jù)鎖存輸入端滅零輸入端引腳排列圖滅零輸出端BCD-七段鎖存/譯碼/驅(qū)動(dòng)器14513有滅零控制功能的8位數(shù)碼顯示系統(tǒng)由于滅零輸入端接低電平時(shí)滅零,故正常顯示時(shí)需接+Vcc共陽(yáng)極LED數(shù)碼管與譯碼器接線圖(2)共陽(yáng)LED數(shù)碼管顯示譯碼器液晶七段數(shù)碼顯示譯碼器14543BCD-七段碼液晶驅(qū)動(dòng)器功能表顯示方式控制端當(dāng)M=0時(shí),用于驅(qū)動(dòng)共陰LED數(shù)碼管,這時(shí)譯碼輸出Yi為高電平;當(dāng)M=1時(shí),用于驅(qū)動(dòng)共最LED數(shù)碼管,Yi輸出為低電平;當(dāng)用于液晶顯示時(shí),應(yīng)從M端加30~200方波,則Yi輸出為反相的方波,且M端方波與LCD公共電極相連,因而驅(qū)動(dòng)其段碼顯示.(3)液晶七段數(shù)碼顯示譯碼器

3.4.3多位加法器半加器

HalfAdder，簡(jiǎn)稱(chēng)HA。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。1011010101100000CiSiBiAi輸出輸入AiBiSiCiCO∑

(一)加法器基本單元20160515全加器

FullAdder，簡(jiǎn)稱(chēng)FA。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入AiBiSiCiCO∑CICi-1

（二）多位加法器實(shí)現(xiàn)多位加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱(chēng)為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器超前進(jìn)位加法器串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI

。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)串行加法器主要缺點(diǎn)是工作(運(yùn)算)速度慢跳過(guò)補(bǔ)充例題超前進(jìn)位加法器舉例：CT74LS283相加結(jié)果讀數(shù)為C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283邏輯符號(hào)與串行進(jìn)位加法器區(qū)別:超前進(jìn)位加法器運(yùn)算時(shí)間的縮短是以增加電路復(fù)雜程度為代價(jià)而換取的3.4.4數(shù)值比較器DigitalComparator，又稱(chēng)數(shù)字比較器。用于比較兩個(gè)數(shù)的大小。

(一)

1位數(shù)值比較器ABAABABBY(A<B)Y(A=B)Y(A>B)

(二)

多位數(shù)值比較器可利用1位數(shù)值比較器構(gòu)成比較原理：從最高位開(kāi)始逐步向低位進(jìn)行比較。例如比較A=A3A2A1A0和B=B3B2B1B0的大小：

若A3>B3，則A>B；若A3<B3，則A<B；若A3=B3，則需比較次高位。

若次高位A2>B2，則A>B；若A2<B2，則A<B；若A2=B2，則再去比較更低位。依次類(lèi)推，直至最低位比較結(jié)束。3.4.5數(shù)據(jù)選擇器一、功能與電路

數(shù)據(jù)選擇器(Multiplexer,簡(jiǎn)稱(chēng)MUX)又稱(chēng)“多路開(kāi)關(guān)”或“多路調(diào)制器”,它的功能是在選擇輸入(又稱(chēng)“地址輸入”)信號(hào)的作用下,從多個(gè)數(shù)據(jù)輸入通道中選擇某一通道的數(shù)據(jù)(數(shù)字信息)傳輸至輸出端.4選1數(shù)據(jù)選擇器圖4選1數(shù)據(jù)選擇器真值表D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A0數(shù)據(jù)選擇器:根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出的電路.又稱(chēng)多路選擇器(Multiplexer，簡(jiǎn)稱(chēng)MUX)或多路開(kāi)關(guān)。多路輸入一路輸出地址碼輸入10Y=D1D1常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的輸入信號(hào)個(gè)數(shù)N與地址碼個(gè)數(shù)n的關(guān)系為

N=2n多到一的數(shù)字開(kāi)關(guān)數(shù)據(jù)分配器:

根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。Demultiplexer，簡(jiǎn)稱(chēng)DMUXY0DY1Y2Y34

路數(shù)據(jù)分配器工作示意圖A1A0一路輸入多路輸出地址碼輸入10Y1=DD一到多的數(shù)字開(kāi)關(guān)二、應(yīng)用舉例1、數(shù)據(jù)傳輸（1）將多位數(shù)據(jù)并行輸入轉(zhuǎn)化為串行輸出16位并行輸入數(shù)據(jù)D0—D15。當(dāng)選擇輸入A3A2A1A0

的二進(jìn)制數(shù)碼依次由0000遞增至1111，16個(gè)通道的并行數(shù)據(jù)便依次傳送到輸出端，轉(zhuǎn)換成了串行數(shù)據(jù)。并行數(shù)據(jù)D0-D15

的值通過(guò)開(kāi)關(guān)各自預(yù)先置0或置1，則此時(shí)多路開(kāi)關(guān)在選擇輸入的控制下，將輸出所要求的序列信號(hào)，這就是“可編序列信號(hào)發(fā)生器”。（2）構(gòu)成總線串行數(shù)據(jù)傳輸系統(tǒng)

將MUX與數(shù)據(jù)分配器配合使用,可以構(gòu)成雙刀多擲開(kāi)關(guān),構(gòu)成總線串行數(shù)據(jù)傳輸系統(tǒng),實(shí)現(xiàn)一路總線按地址輸入信號(hào)的要求傳送多路數(shù)據(jù)中某一路數(shù)據(jù),這種結(jié)構(gòu)也稱(chēng)為總線開(kāi)關(guān)。示意圖邏輯圖2、函數(shù)發(fā)生器

對(duì)于一個(gè)組合函數(shù),可以根據(jù)它的最小項(xiàng)表達(dá)式借助于MUX來(lái)實(shí)現(xiàn)它,方法如下:

(1)將給定函數(shù)化為最小項(xiàng)與或表達(dá)式.(2)以最小項(xiàng)因子作MUX的地址輸入端,并由此確定MUX的規(guī)模.地址輸入端個(gè)數(shù)應(yīng)與函數(shù)自變量數(shù)相等.(3)將與或函數(shù)式中已存在的最小項(xiàng)Mi相對(duì)應(yīng)的數(shù)據(jù)輸入端Di賦值為1,將與或函數(shù)式不存在的最小項(xiàng)相應(yīng)的數(shù)據(jù)輸入端賦值為0.圖

雙4選1數(shù)據(jù)選擇器74LS153返回雙4選1數(shù)據(jù)選擇器介紹地址端共用；數(shù)據(jù)輸入和輸出端各自獨(dú)立；片選信號(hào)獨(dú)立。8選1數(shù)據(jù)選擇器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的邏輯功能示意圖8路數(shù)據(jù)輸入端地址信號(hào)輸入端互補(bǔ)輸出端使能端，低電平有效CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151邏輯功能示意圖ST

=

1

時(shí)禁止數(shù)據(jù)選擇器工作

ST

=

0

時(shí)，數(shù)據(jù)選擇器工作。選擇哪一路信號(hào)輸出由地址碼決定。8選1數(shù)據(jù)選擇器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入因?yàn)槿鬉2A1A0=000，則因?yàn)槿鬉2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入CT74LS151輸出函數(shù)表達(dá)式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7

=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D7[例]試用兩個(gè)帶附加控制端的4選1數(shù)據(jù)選擇器組成一個(gè)8選1數(shù)據(jù)選擇器。1、變量個(gè)數(shù)=地址選擇端的端數(shù)2、變量個(gè)數(shù)>地址選擇端的端數(shù)分以下兩種情況：[例]試用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)

Y=AB+AC+BC該題可用代數(shù)法或卡諾圖法求解。

CT74LS151有

A2、A1

、A0三個(gè)地址輸入端，正好用以輸入三變量A、B、C。Y為三變量函數(shù)，故選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。代數(shù)法求解解：(2)寫(xiě)出邏輯函數(shù)的最小項(xiàng)表達(dá)式Y(jié)=AB+AC+BC=ABC+ABC+ABC+ABC(3)

寫(xiě)出數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比較

Y和

Y′兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系(1)選擇數(shù)據(jù)選擇器令A(yù)=A2，B=A1，C=A0則Y′=ABCD0+ABCD1+ABCD2+ABCD3+

ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+++為使Y=Y′，應(yīng)令D0=

D1=D2=D4=0D3=

D5=D6=D7=1(5)畫(huà)連線圖CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYY′ABC1即可得輸出函數(shù)D0D2D1D4D7D6D5D31(1)選擇數(shù)據(jù)選擇器選用CT74LS151(2)畫(huà)出

Y和數(shù)據(jù)選擇器輸出

Y

的卡諾圖(3)比較邏輯函數(shù)

Y

和

Y的卡諾圖設(shè)Y=Y、A=A2、B=A1、C=A0對(duì)比兩張卡諾圖后得D0=

D1=D2=D4=0D3=

D5=D6=D7=1(4)畫(huà)連線圖ABC0100011110

1

1

1

1

0

0

0

0Y的卡諾圖A2A1A00100011110

D6

D7D5

D3

D0

D1

D2

D4

Y′

的卡諾圖

1

1

1

1

D6

D7D5

D3卡諾圖法求解解：與代數(shù)法所得圖相同問(wèn)題：可否選用“四選一”實(shí)現(xiàn)該邏輯函數(shù)[例]用MUX實(shí)現(xiàn)函數(shù)(2)Y為三變量函數(shù),MUX地址輸入端為三個(gè),所以選定的應(yīng)是8

選1MUX芯片,如54151。(3)根據(jù)最小項(xiàng)表達(dá)式將數(shù)據(jù)輸入端作下列賦值:解：(1)首先將函數(shù)寫(xiě)為最小項(xiàng)與或表達(dá)式

D0=D1=D3=D5=D6=D7=1D2=D4=054151邏輯圖函數(shù)也可以用4選1芯片來(lái)實(shí)現(xiàn)。擴(kuò)充問(wèn)題八選一的MUX（如54151）有三個(gè)地址端，八個(gè)輸入端，一個(gè)輸出端口F為兩變量函數(shù)G為四變量函數(shù)請(qǐng)使用八選一的MUX分別實(shí)現(xiàn)函數(shù)式：F=A⊕BG=AC+BD

多路選擇器數(shù)據(jù)輸入端個(gè)數(shù)一般不超過(guò)16個(gè)(即16選1)，如遇更多路數(shù)據(jù)選擇，可利用多片級(jí)聯(lián)分級(jí)選擇的方法來(lái)擴(kuò)展功能。

例如64選1，可用9片8選MUX來(lái)實(shí)現(xiàn)，如圖該電路從64路數(shù)據(jù)中選一路輸出，地址碼應(yīng)為6位（ABCDEF），先由DEF同時(shí)控制八片8選1MUX54151的地址輸入A2A1A0,同時(shí)選出八路數(shù)據(jù),將這八路數(shù)據(jù)Y0—Y7送給第九片54151作數(shù)據(jù)輸入.用ABC控制第九片的地址輸入端A2A1A0,再?gòu)腨0—Y7中選一路作為輸出數(shù)據(jù)Y.這樣通過(guò)分級(jí)選擇,就實(shí)現(xiàn)了64選1.用9片8選1MUX實(shí)現(xiàn)64選