第三章內(nèi)部存儲(chǔ)器存儲(chǔ)器概述計(jì)算機(jī)內(nèi)部用什么電路實(shí)現(xiàn)二進(jìn)制數(shù)據(jù)的存儲(chǔ)？存儲(chǔ)器是計(jì)算機(jī)中的記憶設(shè)備，它主要負(fù)責(zé)存放數(shù)據(jù)和程序。構(gòu)成存儲(chǔ)器的存儲(chǔ)介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。存儲(chǔ)器中最小的存儲(chǔ)單位就是一個(gè)雙穩(wěn)態(tài)半導(dǎo)體電路或一個(gè)CMOS晶體管或磁性材料的存儲(chǔ)元，它可存儲(chǔ)一個(gè)二進(jìn)制代碼。由若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元，然后再由許多存儲(chǔ)單元組成一個(gè)存儲(chǔ)器。按存儲(chǔ)介質(zhì)分半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器。磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。按存儲(chǔ)方式分隨機(jī)存儲(chǔ)器：存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)。順序存儲(chǔ)器：存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)。

按存儲(chǔ)器的讀寫(xiě)功能分只讀存儲(chǔ)器(ROM)：只能讀出而不能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。隨機(jī)讀寫(xiě)存儲(chǔ)器(RAM)：既能讀出又能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。按信息的可保存性分非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。按在計(jì)算機(jī)系統(tǒng)中的作用分主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器存儲(chǔ)器的分類(lèi)1)存儲(chǔ)容量：指主存能存放二進(jìn)制代碼的總數(shù)。一個(gè)半導(dǎo)體觸發(fā)器可以保存一個(gè)二進(jìn)制數(shù)，稱(chēng)為一個(gè)bit(位)，8個(gè)觸發(fā)器可以保存八個(gè)二進(jìn)制數(shù)，稱(chēng)為一個(gè)BYTE（字節(jié)）。兩個(gè)字節(jié)稱(chēng)為一個(gè)WORD（字）。2）存取時(shí)間(訪問(wèn)時(shí)間)：指從一次讀（寫(xiě)）操作命令發(fā)出到該操作完成將數(shù)據(jù)讀到數(shù)據(jù)緩沖寄存器為止所經(jīng)歷的時(shí)間。以ns為單位，存取時(shí)間又分讀出時(shí)間、讀入時(shí)間兩種。3）存儲(chǔ)周期：指存儲(chǔ)器連續(xù)啟動(dòng)兩次獨(dú)立的操作所需間隔的最小時(shí)間，以ns為單位，存儲(chǔ)周期=存取時(shí)間+等待時(shí)間。4）存儲(chǔ)器帶寬：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量,單位為位/秒或者字節(jié)/秒。存取周期500ns，每個(gè)存取周期可訪問(wèn)16位，則存儲(chǔ)器帶寬為：16位/(500*10-9)秒=3.2*107位/秒=32*106位/秒=32M位/秒主存儲(chǔ)器的技術(shù)指標(biāo)CPU與存儲(chǔ)器的信息交換主要依靠系統(tǒng)總線來(lái)完成，根據(jù)總線傳遞信息的不同，系統(tǒng)總線被分為數(shù)據(jù)總線，地址總線和控制總線三大類(lèi)。數(shù)據(jù)總線DB(databus)：傳輸CPU與存儲(chǔ)器之間的二進(jìn)制數(shù)據(jù)，雙向線。數(shù)據(jù)總線的位數(shù)決定了CPU一次可以和存儲(chǔ)器交換數(shù)據(jù)的位數(shù)，是微型機(jī)的重要指標(biāo)。地址總線AB(addressbus):傳輸CPU送出的地址信息，用來(lái)確定和CPU交換數(shù)據(jù)的存儲(chǔ)單元，單向線。地址總線的位數(shù)決定了CPU可以直接尋址的內(nèi)存空間。 可尋址空間＝2n（n為地址總線的位數(shù)）控制總線CB(controlbus)：傳輸CPU發(fā)出的控制信號(hào)，包括片選信號(hào)、讀/寫(xiě)信號(hào)，存儲(chǔ)器/IO端口訪問(wèn)信號(hào)，雙向線。存儲(chǔ)器與CPU的連接存儲(chǔ)體：由存儲(chǔ)元按照一定的規(guī)則排列而成的矩陣，存儲(chǔ)體中的每一個(gè)單元只能存儲(chǔ)一位二進(jìn)制值。地址譯碼電路：包括地址寄存器和地址譯碼器，地址寄存器用來(lái)對(duì)地址總線的數(shù)據(jù)鎖存，地址譯碼器對(duì)地址譯碼選中存儲(chǔ)體中的某個(gè)確定的存儲(chǔ)單元，控制電路：給出讀/寫(xiě)控制信號(hào)以及芯片選擇信號(hào)確定對(duì)某個(gè)存儲(chǔ)單元的具體操作。讀/寫(xiě)電路：包括讀/寫(xiě)放大器和數(shù)據(jù)寄存器，讀寫(xiě)放大器對(duì)數(shù)據(jù)放大，數(shù)據(jù)寄存器暫存寫(xiě)入存儲(chǔ)器或者從存儲(chǔ)器中讀出的數(shù)據(jù)。半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)－地址譯碼驅(qū)動(dòng)方式：根據(jù)地址總線的信息選中存儲(chǔ)元的過(guò)程。譯碼電路0＃1＃2＃3＃A1A00010譯碼電路0＃1023＃A9A0………………單譯碼：譯碼器只有一個(gè)，譯碼器的輸出稱(chēng)為字選擇線，被選單元由字選擇線直接選定，地址輸入線有N根，則能夠確定2n個(gè)字地址，該方式下譯碼輸出線過(guò)多，只適用于容量較小的存儲(chǔ)芯片。存儲(chǔ)器與CPU的連接雙譯碼：譯碼器有兩個(gè)，X譯碼器稱(chēng)為行譯碼器，決定選中某行，Y譯碼器稱(chēng)為列譯碼器，決定選中某列，被選單