第2章邏輯門電路

實訓(xùn)2簡單搶答器的電路與試驗

2·1邏輯門電路

2·2不同系列門電路

2·3門電路綜合應(yīng)用

2·4常用門簡介

本章小結(jié)

習(xí)題2

返回主目錄第2章邏輯門電路

邏輯門電路是按特定邏輯功能構(gòu)成的系列開關(guān)電路。它具有體積小、成本低、抗干擾能力強、使用靈活方便等特點,

是構(gòu)成各種復(fù)雜邏輯控制及數(shù)字運算電路的基本單元。熟練掌握門電路的基本原理及使用方法是本章學(xué)習(xí)的主要內(nèi)容。實訓(xùn)2簡單搶答器的電路與試驗

1．實訓(xùn)目的（1）了解集成邏輯門電路的結(jié)構(gòu)特點。（2）體驗由基本邏輯門電路實現(xiàn)復(fù)雜邏輯關(guān)系的一般方法。（3）學(xué)會集成門電路的使用及邏輯電平的測量。（4）建立組合邏輯電路的基本概念。

2．實訓(xùn)設(shè)備與器件實訓(xùn)設(shè)備：數(shù)字集成電路測試儀1臺、邏輯筆1支、直流穩(wěn)壓電源1臺、萬用表1塊。實訓(xùn)器件：雙四輸入與非門74LS202片、六非門74LS05（OC門）1片、發(fā)光二極管4只、5.1kΩ電阻4個、500Ω電阻4個、按鈕開關(guān)4個、導(dǎo)線若干。

3．實訓(xùn)電路與說明（1）邏輯要求：用基本門電路構(gòu)成簡易型4人搶答器。A、B、C、D為搶答操作開關(guān)。任何一個人先將某一開關(guān)按下且保持閉合狀態(tài)，則與其對應(yīng)的發(fā)光二極（指示燈）被點亮，表示此人搶答成功；而緊隨其后的其他開關(guān)再被按下，與其對應(yīng)的發(fā)光二極管則不亮。（2）電路組成：實訓(xùn)電路如圖2.1所示，電路中標(biāo)出的74LS20為雙四輸入端與非門,74LS05為六非門。

4．實訓(xùn)步驟與要求

1）檢測IC

用數(shù)字集成電路測試儀測試IC的好壞。如果IC上的字跡模糊，型號顯示不清楚，通過自動掃描檢測的方式可以檢測其型號。

2)連接線路

(1)熟悉電路板。電路可以連接在自制的PCB(印刷電路板)上，也可以焊接在萬能板上，或通過“面包板”插接。無論采用哪種電路板，在連接電路之前，都必須首先對電路板的結(jié)構(gòu)特點有足夠的認(rèn)識。尤其是第一次使用“面包板“的讀者，必須事先掌握它的使用方法。（2）熟悉器件。如果將IC芯片正面朝上，開口朝前，則IC引腳編號按逆時針方向排列，左前方第1個引腳的編號為1。數(shù)字電路中IC的電源往往不在電路中標(biāo)出，一般情況下，左下方最后一個引腳為電源“－”，編號最大的引腳（右前方第一個引腳）為電源“＋”。在使用中，必須正確識別IC的引腳。圖2.1簡易搶答器

(3)按正確方法插好IC芯片，參照圖2.1連接線路。

(4)通電前要認(rèn)真檢查線路。注意：IC芯片電源的正、負(fù)端連接是否正確；電源連線是否反接；電路板各管腳或焊點之間是否短路。待檢查無誤后方可通電。

3）操作與調(diào)試（1）通電后，分別按下A、B、C、D各鍵，觀察對應(yīng)指示燈是否點亮。

(2)當(dāng)其中某一指示燈點亮?xí)r，再按其他鍵，觀察其他指示燈的變化。

(3)在進(jìn)行（1）、（2）操作步驟時，分別測試IC芯片輸入、輸出管腳的電平變化，并完成表2.1所示內(nèi)容。表中，A、B、C、D表示按鍵開關(guān)，“×”表示開關(guān)動作無效；L1、L2、L3、L4表示4個指示燈。按鍵閉合或指示燈亮用“1”表示，開關(guān)斷開或指示燈滅用“0”表示。表2.1搶答器邏輯狀態(tài)表

BCBAL4L3L2L1

5．實訓(xùn)總結(jié)與分析（1）實訓(xùn)中采用了兩種不同信號的數(shù)字集成電路，其中，

74LS20可以實現(xiàn)4個輸入信號與非的邏輯關(guān)系，稱為四輸入與非門。由于內(nèi)部包含兩個完全相同的電路，故稱為雙四輸入與非門。74LS05可以實現(xiàn)非邏輯關(guān)系，稱為非門，也稱為反相。其內(nèi)部包含6個非門，故稱為六非門。我們在第1章討論過的邏輯關(guān)系，均可以用電子電路來實現(xiàn)。我們把這些電路稱為邏輯門。與第1章實訓(xùn)電路相比，集成邏輯門電路具有結(jié)構(gòu)簡單、體積小、重量輕、容易實現(xiàn)等特點。（2）電路中對邏輯事件的是與否用電路電平的高與低來表示。表示邏輯事件的這種電信號只有高、低電平兩種狀態(tài)，故稱為開關(guān)信號。為簡單起見，用“1”和“0”兩個符號分別表示高、低電平。如用“1”表示高電平，“0”表示低電平，則稱為正邏輯電路，反之稱為負(fù)邏輯電路。在數(shù)字電路中，如采用實訓(xùn)中使用的稱為TTL的集成器件，高電平一般在4.3～5V之間,低電平在0～0.7V之間。（3）當(dāng)輸入/輸出開關(guān)信號的頻率很低時，我們可以用萬用表或邏輯筆來測量電路中的邏輯關(guān)系，分析電路。若輸入/輸出開關(guān)信號頻率較高，可用示波器或邏輯分析儀測試并記錄信號的波形，再根據(jù)波形圖分析某一信號的變化規(guī)律及在任一時刻各信號間的邏輯關(guān)系。本實訓(xùn)電路中的輸入信號為手動開關(guān)信號，頻率很低，所以我們用邏輯筆或萬用表來測試輸入與輸出信號之間的邏輯關(guān)系，

并用表2.1直觀地表示出來。

4）有了上面的基本知識，我們可以分析電路的工作過程。初始狀態(tài)（無開關(guān)按下）時，a、b、c、d端均為低電平，各與非門的輸出端為高電平，反相器的輸出則都為低電平（小于0.7V），因此全部發(fā)光二極管都不亮。當(dāng)某一開關(guān)被按下后（如開關(guān)A被按下），則與其連接的與非門的輸入端變?yōu)楦唠娖?，這樣該與非門的所有輸入端均為高電平，根據(jù)與非關(guān)系，其輸出端則為低電平，反相器輸出為高電平，從而點亮發(fā)光二極管。由于該與非門輸出端與其他3個與非門的輸入端相連，它輸出的低電平維持其他3個與非門輸出高電平。因此其他發(fā)光二極管都不亮。

5）通過本實訓(xùn)，我們對門電路及其應(yīng)用有了一定認(rèn)識。作為初學(xué)者，我們還需明白更多的問題：什么是邏輯門電路？它是怎樣實現(xiàn)輸入變量與輸出變量間邏輯運算的?邏輯門電路有多少種？在實際應(yīng)用中我們應(yīng)該如何選擇邏輯門？例如在上述實訓(xùn)電路中能否用其他門電路來實現(xiàn)？不同類型的門電路具有哪些特點？輸入、輸出信號間的邏輯關(guān)系應(yīng)該如何描述？共有多少種方法，在不同情況下用哪些方法描述更簡捷方便？

在安裝與調(diào)試過程中，我們應(yīng)該如何檢驗線路的好壞并用相應(yīng)的設(shè)備快速而準(zhǔn)確地判斷并排除故障按照實際邏輯控制的要求，設(shè)計控制電路有哪些具體步驟？應(yīng)該如何選擇元器件？在后面的章節(jié)中將圍繞以上問題進(jìn)行較詳細(xì)的介紹2·1邏輯門電路

2·1·1非門

2·1·2與門

2·1·3或門

2·1·4其他常用門的電路

在介紹各系列門電路之前，首先要了解最基本的門電路。本門電路是指能夠?qū)崿F(xiàn)3種基本邏輯功能關(guān)系的電路，與門、或門、非門（又稱反相器）。利用與、或、非門，能構(gòu)成所有可以想象出的邏輯電路。如與非門、或非門、門、與或非門等。邏輯門電路的描述有以下4種方式：真值表、邏輯表達(dá)式、邏輯圖和波形圖。這4種描述方法都能反映邏輯門電路輸入和輸出變量間的邏輯關(guān)系。其實這4種描述方法是等價的，各有其特點且可以相互轉(zhuǎn)換。在邏輯電路的分析和設(shè)計過程中可根據(jù)實際情況靈活選擇不同的描述方式。目前幾乎都做成單片集成電路；TTL系列門電路是由晶體管—晶體管構(gòu)成的門電路，其邏輯狀態(tài)僅由雙極型晶體管實現(xiàn)，電路中的二極管只用于電平轉(zhuǎn)移和引出電壓，電阻僅用于分壓和限流。MOS系列門電路是用N溝道或P溝道耗盡型場效應(yīng)管制成的集成電路。若在一個門電路中使用了N溝道和P溝道MOS管互補電路，則稱為CMOS門電路

2.1.1非門

非門只有一個輸入端和一個輸出端，輸入的邏輯狀態(tài)經(jīng)非門后被取反，圖2.2所示為非門電路及其邏輯符號。在圖2.2（a）中，當(dāng)輸入端A為高電平1（+5V）時，晶體管導(dǎo)通，L端輸出0.2～0.3V的電壓，屬于低電平范圍；當(dāng)輸入端為低電平0（0V）時，晶體管截止，晶體管集電極—發(fā)射極間呈高阻狀態(tài)，輸出端L的電壓近似等于電源電壓，即輸入與輸出信號狀態(tài)滿足“非”邏輯關(guān)系。任何能夠?qū)崿F(xiàn)L=“非”邏輯關(guān)系的電路均稱為“非門”。式中的符號“-”表示取反，在其邏輯符號的輸出端用一個小圓圈來表示。

在數(shù)字電路的邏輯符號中，若在輸入端加小圓圈，則表示輸入低電平信號有效；若在輸出端加一個小圓圈，則表示將輸出信號取反。

圖2.2非門電路圖與符號圖2.3非門波形圖

非門除用真值表和邏輯表達(dá)式描述外，還可用如圖2.3所示的波形圖（又稱為時序圖）來描述。波形圖既能直觀地描述各輸入與輸出變量在某一時刻的對應(yīng)關(guān)系，又能描述每個信號的變趨勢。

2.1.2與門

圖2.4所示為雙輸入單輸出DTL與門電路及與門邏輯符號。在圖2.4（a）中，當(dāng)輸入端A與B同時為高電平“1”（+5V）時，二極管VD1、VD2均截止，R中沒有電流，其上的電壓降為0V，輸出端L為高電平“1”（+5V）；當(dāng)A、

B中的任何一端為低電平“0”（0V）或A、B端同時為低電平“0”時，二極管VD1、

VD2的導(dǎo)通使輸出端L為低電平“0”（0.7V）。可見，只要輸入中的任意一端為低電平時，輸出端就一定為低電平;

只有當(dāng)輸入端均為高電平時，輸出端才為高電平,即輸入與輸出信號狀態(tài)滿足“與”邏輯關(guān)系。任何能夠?qū)崿F(xiàn)L=A·B“與”邏輯關(guān)系的電路均稱為“與門”。圖

2.5為描述雙輸入端與門輸入與輸出信號之間邏輯關(guān)系的波形圖

圖2.4雙輸入端與門圖

2.5雙輸入端與門波形圖

2.1.3或門

圖2.6所示為雙輸入單輸出DTL或門電路及或門邏輯符號。當(dāng)輸入端A或B中的任何一端為高電平1（+5V）時，輸出端L一定為高電平（+4.3V）；當(dāng)輸入端同時為高電平1時，輸出端也為高電平；當(dāng)輸入端A和B同時為低電平0（0V）時，輸出端L一定為低電平0?？梢?，只要輸入端中的任意一端為高電平，輸出端就一為高電平；只有當(dāng)輸入端均為低電平時，輸出端才為低電平，即輸入與輸出信號狀態(tài)滿足“或”邏輯關(guān)系。任何能夠?qū)崿F(xiàn)L=A+B“或”邏輯關(guān)系的電路均稱為“或門”。

圖2.6雙輸入端或門圖2.7雙輸入端或門波形圖

圖2.7為描述雙輸入端或門輸入與輸出信號之間邏輯關(guān)系的波形。

2.1.4其他常用門電路

1．與非門圖2.8所示為雙輸入單輸出DTL與非門電路及其邏輯符號。當(dāng)輸入端A或B中的任何一端為低電平0（0V）時，所接二極管VD1或VD2導(dǎo)通，晶體管V1的基極對地電壓為0.7V（小于1.4V），晶體管V1截止，晶體管V2也截止，輸出端L為高電平（+5V）；當(dāng)輸入端同時為低電平0（0V）時，輸出端同樣也為高電平（+5V）；當(dāng)輸入端A和B同時為高電平（+5V）時，所接二極管VD1和VD2截止，晶體管V1、V2均導(dǎo)通，輸出端L為低電平0（+0.3V）?？梢?，只要輸入端中的任意一端為低電平時，輸出端就一定為高電平;只有當(dāng)輸入端均為高電平時，輸出端才為低電平，即輸入與輸出信號狀態(tài)滿足“與非”邏輯關(guān)系。任何能夠滿足“與非”邏輯關(guān)系（L=）的電路均稱為“與非門”圖2.8雙輸入端與非門

圖2.9為描述雙輸入與非門輸入與輸出信號之間邏輯關(guān)系的波形圖。其他常用門電路也可以由基本門電路：“非門”、“與門”、連接一個非門就構(gòu)成了“與非門”，如圖2.10所示。通常我們將由邏輯符號表示的邏輯電路圖稱為“邏輯圖

2．或非門能夠?qū)崿F(xiàn)L=A+B[TX-]“或非”邏輯關(guān)系的電路均稱為“或非門”。在一個或門的輸出端連接一個非門就構(gòu)成了“或非門”，如圖2.11所示。圖2.12為描述或非門輸入與輸出信號之間邏輯關(guān)系的波形圖。圖2.9雙輸入端與非門波形圖

2.10由與門和非門構(gòu)成的與非門圖2.12雙輸入端或非門波形圖

2．或非門能夠?qū)崿F(xiàn)L=“或非”邏輯關(guān)系的電路均稱為“或非門”。在一個或門的輸出端連接一個非門就構(gòu)成了“或非門”，如圖2.11所示。圖2·11有或門和非構(gòu)成的或非門

3．異或門任何能夠?qū)崿F(xiàn)L=A[AKB-]+[AKA-]B=AB“異或”邏輯關(guān)系的電路均稱為“異或門”。異或門可由非門、與門和或門組合而成。如圖2.13（a）所示，當(dāng)輸入端A、B的電平狀態(tài)互為相反時，輸出端L一定為高電平；當(dāng)輸入端A、B的電平狀態(tài)相同時輸出L一定為低電平。圖2.13（b）為異或門的邏輯符號。圖2.14為描述異或門輸入與輸出信號之間邏輯關(guān)系的波形圖。圖2.13異或門圖2.14雙輸入端異或門波形圖

4．同或門任何能夠?qū)崿F(xiàn)L=A·B+=A⊙B“同或”邏輯關(guān)系的電路均稱為“同或門”。由非門、與門和或門組合而成的同或門及其邏輯符號如圖2.15所示。當(dāng)輸入端A、B的電平狀態(tài)互為相反時，輸出端L一定為低電平；而當(dāng)輸入端A、B的電平狀態(tài)相同時，輸出端L一定為高電平。圖2.16為描述同或門輸入與輸出信號之間邏輯關(guān)系的波形圖。圖2.15同或門圖2.16雙輸入端同或門波形圖

2·2不同系列門電路

2·2·1TTL系列門電路

2·2·2MOS系列門電路2.2不同系列門電路

2.2.1TTL系列門電路

TTL門電路只制成單片集成電路。輸入級由多發(fā)射極晶體管構(gòu)成，輸出級由推挽電路（功率輸出電路）構(gòu)成。標(biāo)準(zhǔn)TTL與非門電路如圖2.17所示。圖2.17標(biāo)準(zhǔn)TTL與非門

多發(fā)射極晶體管由空間上彼此分離的多個PN結(jié)構(gòu)成，而推挽輸出級既能輸出較大的電流又能汲取較大的電流。若圖2.17中的一個發(fā)射極或3個發(fā)射極都接低電平（A、

B、C接地），多發(fā)射極晶體管V1一定工作在飽和導(dǎo)通狀態(tài)，其集電極電位約為0.2V，晶體管V2必定截止，使V3飽和導(dǎo)通，而V4截止，輸出端L為高電平。

若3個發(fā)射極都接高電平(A、B、C都接+5V）時，V1的bc結(jié)處于正向偏置而導(dǎo)通，從而晶體管V2飽和導(dǎo)通，晶體管V4飽和導(dǎo)通，B4點的電位約為0.7V。晶體管V2的飽和壓降約為0.2V，故B3點的電位約為0.9V，因此晶體管V3截止。

L端輸出低電平（0.2V）。

從上述分析可見：（1）輸入信號與輸出信號符合與非邏輯關(guān)系。（2）推挽輸出電路中的晶體管V3和V4中總是一個截止，而另一個導(dǎo)通。若V3截止而V4導(dǎo)通且飽和，則輸出端L為低電平，負(fù)載電流流入輸出端L并經(jīng)V4流向地端。若V3導(dǎo)通而V4截止，則輸出端L為高電平，輸出電流從EC經(jīng)R4、V3、二極管VD流向輸出端。若輸出端L所接的負(fù)載較重即負(fù)載從輸出端汲取的電流較大），輸出的高電平經(jīng)電阻R4后會略有下降。（3）若某一輸入端懸空，無論其他輸入端接高電平或是低電平，懸空端的作用相當(dāng)于接高電平(注意，實際應(yīng)用中不用的輸入端一般不允許懸空，以免引入干擾)。圖2.18系列74LS00四-二輸入與非門

（4）多發(fā)射極晶體管始終有基極電流流過。在正向狀態(tài)下，基極電流流向一個或幾個處于低電平的輸入端；在反向狀態(tài)下，基極電流流向晶體管V2的基極。即基區(qū)載流子（電荷）在工作狀態(tài)轉(zhuǎn)換時無需排空,省去了排空所需時間，使電路從一種狀態(tài)轉(zhuǎn)換到另一種狀態(tài)非常迅速。因此，TTL系列門電路的工作速度比其他系列門電路的速度要快。

圖2.18是TTL與非門74LS00集成電路示意圖，它包括4個雙輸入與非門。此類電路多數(shù)采用雙列直插式封裝。在封裝表面上都有一個小豁口，用來標(biāo)識管腳的排列順序。

2.2.2MOS系列門電路

MOS系列門電路采用MOS（MetalOxideSemiconductor金屬氧化物半導(dǎo)體）場效應(yīng)晶體管（FEV）制作。MOS場效應(yīng)晶體管幾乎不需要驅(qū)動功率。這種系列的門電路或開關(guān)電路體積小且制造簡單，可以制成高集成度的集成電路。由于場效應(yīng)晶體管的電容作用，其開關(guān)時間較長，這種系列門電路的工作速度較慢。

MOS系列的門電路，若采用P溝道耗盡型MOS場效應(yīng)晶體管作為電路元件，則稱為PMOS電路；若采用N溝道耗盡型MOS場效應(yīng)晶體管作為電路元件，則稱為NMOS電路；若電路中既采用P溝道耗盡型MOS場效應(yīng)晶體管又采用P溝道耗盡型MOS場效應(yīng)晶體管以構(gòu)成互補對稱電路，則稱為CMOS電路。圖2.19所示為CMOS非門電路。

CMOS非門電路總是一個晶體管截止，而另一個晶體管導(dǎo)通，在此狀態(tài)下電源幾乎不提供電流，只是在從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)的瞬間，兩個晶體管同時處于微弱導(dǎo)通狀態(tài)，電壓源才供給很小的電流，所以CMOS門電路的功耗極小。圖2.20是由CMOS電路構(gòu)成的與非門和或非門電路。圖2·19CMOS非門電路圖2.20CMOS門電路

2·3門電路綜合應(yīng)用

2·3·1三選二電路

2·3·2產(chǎn)品分類電路

2·3·3門電路組成數(shù)字信號源

2·3·4門電路構(gòu)成控制門

2·3·5門電路組成單穩(wěn)態(tài)出發(fā)電路2.3門電路綜合應(yīng)用

2.3.1三選二電路對于某些易發(fā)生危險的設(shè)備,在危急狀態(tài)下應(yīng)立即關(guān)機。為提高報警信號的可靠性，防止誤報警，常在關(guān)鍵部位安置3個類型相同的危險報警器，如圖2.21所示。只有當(dāng)3個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機操作。設(shè)在危急情況下，報警信號A、B、C為高電平1；當(dāng)輸出狀態(tài)L為高電平1時，設(shè)備應(yīng)關(guān)機。

三選二電路的真值表如表2.2所示。表2.2三選二電路真值表

報警信號

CBA關(guān)機信號L00000101001110010111011100010111

圖2.21三選二電路示意圖

根據(jù)該真值表可確定標(biāo)準(zhǔn)“與或”表達(dá)式如下：L=AB+AC+BC+ABC用卡諾圖法將其化簡為最簡“與或”表達(dá)式：L=AB+BC+AC由此表達(dá)式確定的三選二電路的邏輯圖如圖2.22所示。實際電路設(shè)計中多用與非門集成電路芯片。若用與非門來構(gòu)成三選二邏輯電路，應(yīng)先用德·摩根定理進(jìn)行如下變換：L=AB+BC+AC==

其邏輯電路如圖2.23所示。圖2.22用與門和或門構(gòu)成的三選二電路圖

圖2.23用與非門構(gòu)成的三選二電路

2.3.2產(chǎn)品分類電路某產(chǎn)品出廠前，要檢查4個重要參數(shù)A、B、C、D是否在允許的誤差范圍之內(nèi)。分別使用4種數(shù)字測量裝置對這4個參數(shù)進(jìn)行測量。若所測參數(shù)在允許范圍內(nèi)，測量裝置輸出高電平1；若測得的參數(shù)超出了允許范圍，測量裝置輸出低電平0。當(dāng)所有4個參數(shù)都在允許范圍內(nèi)時，路的輸出端L1為1。當(dāng)只有B超出允許范圍時，輸出端L2為1。當(dāng)只有B和D超出允許誤差范圍時，輸出端L3為1。在所有其他情況下，輸出端L4為1，說明產(chǎn)品是廢品。

檢測信號

DCBA質(zhì)量信號

L1L2L3L4

00000001001000110100010101100111100010011010101111001101111011110001000100010001000100100001000100010001000100010001010000011000根據(jù)該真值表可得下列表達(dá)式：L1=ABCDL2=CDL3=A

因為=ABCD+ACD+AC=L1+L2+L3

所以L4=L1+L2+L3

以上各式可用與非形式表示為L1=L2=L3=L4=

圖2.24產(chǎn)品分類電路

滿足以上邏輯關(guān)系的產(chǎn)品分類電路如圖2.24所示。

2.3.3門電路組成數(shù)字信號源

數(shù)字信號源可由產(chǎn)生脈沖波形的振蕩電路構(gòu)成。在數(shù)字電路的應(yīng)用中，它可提供連續(xù)的且具有一定頻率（周期）的脈沖信號。該信號可用作微型計算機、單片機等數(shù)字電路的時鐘信號源。圖2.25是由兩個非門及電阻、電容組成的可變頻率振蕩器。在電源接通的一瞬間，非門輸入端會有一個很小的擾動信號。

處在狀態(tài)轉(zhuǎn)換的門電路對輸入信號具有很強的放大作用，構(gòu)成閉環(huán)的串聯(lián)耦合形成很強的正反饋，使門電路迅速達(dá)到穩(wěn)定狀態(tài)。在穩(wěn)定狀態(tài)下，由于電容的充放電作用，經(jīng)過一段時間后將改變某一非門的輸入電平，又由于串聯(lián)耦合正反饋的作用而使電路迅速翻轉(zhuǎn)達(dá)到新的穩(wěn)定狀態(tài)。在該穩(wěn)定狀態(tài)下，電容又處于充放電狀態(tài)，經(jīng)過一段時間后又迅速翻轉(zhuǎn)進(jìn)入另一個穩(wěn)定狀態(tài)，如此周而復(fù)始。振蕩器各點的波形如圖2.26所示。圖2.25可變頻率TTL振蕩器圖

2.26可變頻率TTL振蕩器各點波形

改變電路的器件參數(shù)（C1、C2、Rf1、Rf2），輸出波形的頻率周期）將隨之改變。振蕩周期的估算公式如下假設(shè)C1=C2,Rf1=Rf2=Rf）:T=2(Rf∥R1)C由于手冊中一般不給出R1的確切值，可認(rèn)為R1≈4kΩ。圖2.27是在圖2.25電路基礎(chǔ)上串聯(lián)一個石英晶體組成的固定頻率振蕩器。該電路的工作原理與圖2.25的相同，但該電路的振蕩頻率是由石英晶體的固有振蕩頻率f0決定的，與電路中的外接電阻、電容的取值無關(guān)。圖2.27固定頻率TTL振蕩器

2.3.4門電路構(gòu)成控制門

圖2.28(a)所示是由與門構(gòu)成的開關(guān)控制電路。該電路可作為信號傳送過程中的開關(guān)控制電路。A為信號輸入端，K為控制端，L為信號輸出端。當(dāng)控制端K為低電平時，與門被封鎖，輸入信號無法通過與門，與門輸出端L為低電平；當(dāng)控制端K為高電平時，與門解除封鎖，輸入信號可通過與門送至輸出端。圖2.28(b)是由或門構(gòu)成的開關(guān)控制電路。對該電路，當(dāng)控制端K為低電平時有信號輸出；當(dāng)控制端K為高電平時無信號輸出。這種電路常用于報警信號控制和計數(shù)脈沖信號控制等場合。圖2.28信號傳送控制電路

2．3．5門電路組成單穩(wěn)態(tài)觸發(fā)電路單穩(wěn)態(tài)電路（或單穩(wěn)態(tài)觸發(fā)器）具有兩個開關(guān)狀態(tài)。一個是穩(wěn)定狀態(tài)，另一個是非穩(wěn)定狀態(tài)，也稱為暫態(tài)。所謂穩(wěn)定狀態(tài)是指在加上饋電電壓之后，單穩(wěn)態(tài)觸發(fā)器的輸出端u0=1(或u0=0)，而且該狀態(tài)將一直保持下去，直到在輸入控制信號的作用下，使觸發(fā)器翻轉(zhuǎn)到暫態(tài)為止。在暫態(tài)下，單穩(wěn)態(tài)觸發(fā)器的輸出u0=0或u0=1），該狀態(tài)維持一段時間后將自動返回到穩(wěn)定狀態(tài)。暫態(tài)的維持時間由連接的阻容元件參數(shù)決定。圖2.29（a）所示為微分型單穩(wěn)態(tài)觸發(fā)器邏輯電路與邏輯符號。

圖2.29微分型單穩(wěn)態(tài)觸發(fā)器及波形

電路中的C1、R1構(gòu)成輸入微分隔直電路，使輸入觸發(fā)信號經(jīng)微分后變窄，同時隔斷直流成分。R1要按門電路的“開門電阻”保證與非門輸出為額定低電平時所允許輸入電阻RI的最小值RON）取值，即R1≥RONRON≈10kΩ）。C2、R為定時元件。R2要按門電路的“關(guān)門電阻”保證與非門輸出為額定高電平90%時所允許輸入電阻RI的最大值ROFF）取值，即R2≤ROFFROFF≈2kΩ）。無觸發(fā)脈沖輸入時，門2的輸入為低電平，輸出為高電平（關(guān)門狀態(tài)），并反饋至門1輸入端使門1輸出低電（開門狀態(tài)）。電路處于穩(wěn)定狀態(tài)。

當(dāng)輸入端加入負(fù)觸發(fā)脈沖時，門1輸入低電平，輸出為高電平關(guān)門狀態(tài)），通過C2耦合使門2的輸入為高電平，輸出低電平（開門狀態(tài)），反饋至門1輸入端，使門1輸出高電平。此時，電路處于暫穩(wěn)狀態(tài)。在暫穩(wěn)狀態(tài)下，門1的輸出端通過R2對C2充電，引起門2輸入端A的電位逐漸下降，當(dāng)下降至低電平時，門2的輸出將變?yōu)楦唠娖?，使整個電路又回到原穩(wěn)定狀態(tài)。電容C2的充電時間即暫穩(wěn)態(tài)時間，也稱作輸出脈沖寬度TW，其估算公式為

TW≈0.85R2C2

單穩(wěn)態(tài)觸發(fā)器的輸出波形如圖2.29（b）所示。該電路采用輸入脈沖下降沿觸發(fā)，也可設(shè)計成用上升沿觸發(fā)。圖2.29微分型單穩(wěn)態(tài)觸發(fā)器及波形

上述單穩(wěn)態(tài)電路是寬脈沖觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器，用門電路也可構(gòu)成窄脈沖觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器。另外用門電路還能構(gòu)成積分型單穩(wěn)態(tài)觸發(fā)器，如圖2.30所示。在實際應(yīng)用中常使用各種不同類型的集成單穩(wěn)態(tài)觸發(fā)器。圖2.31所示是用單穩(wěn)態(tài)觸發(fā)器構(gòu)成的定時控制脈沖門電路及其波形圖。它可用于移位電路、計數(shù)電路和存儲電路等。圖2.30積分型單穩(wěn)態(tài)觸發(fā)器及波形

圖2.31單穩(wěn)態(tài)觸發(fā)器實現(xiàn)定時控制脈沖電路及波形

圖中uI是由脈沖信號源輸出的連續(xù)脈沖信號，uB是單穩(wěn)態(tài)觸發(fā)器的輸入控制窄脈沖，uA是單穩(wěn)態(tài)觸發(fā)器輸出的寬脈沖，uO是實際所需的輸出脈沖。相鄰兩組脈沖群之間的時間間隔由單穩(wěn)態(tài)觸發(fā)器的暫態(tài)時間Tn決定。每組脈沖群的脈沖個數(shù)由計數(shù)器的計數(shù)值決定。圖中，計數(shù)器的計數(shù)值為4。

2·4常用門簡介

2·4·1TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)

2·4·2其他常用TTL門電路

2·4·3常用CMOS門電路2.4常用IC門簡介

由于集成電路的諸多優(yōu)點，實際應(yīng)用中人們更青睞于選用集成電路來完成各種邏輯控制和運算。它可以使電路的設(shè)計過程更加簡單，結(jié)構(gòu)更加合理，電路的故障率減少，可靠性提高，抗干擾性增強。其中應(yīng)用最普遍的是TTL系列和CMOS系列集成電路。

2．4．1TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)

1．TTL系列數(shù)字電路分類

TTL系列數(shù)字電路按集成度大小可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。在不同規(guī)模的集成電路中包含了各種不同功能的邏輯電路。按國家標(biāo)準(zhǔn)可分為CV54/74、CV54/74H、CV54/74S、

CV54/74LS4個系列。小規(guī)模集成電路集成度比較低，大多數(shù)是與門、或門、與非門、或非門、與或非門、反相器、三態(tài)門、鎖存器、觸發(fā)器、單穩(wěn)態(tài)、多諧振蕩器以及一些擴展門、緩沖器、驅(qū)動器等比較簡單、通用的數(shù)字邏輯單元電路。根據(jù)電路設(shè)計需要，利用手冊，可以選擇合適的器件來構(gòu)成所需的各種數(shù)字邏輯電路。中、大規(guī)模集成電路的集成度比較高，大多數(shù)是一些具有特定邏輯功能的邏輯電路。其中包括：加法器、累加器、乘法器、比較器、奇偶發(fā)生器/校驗器、算術(shù)運算器、多（四、六、八）觸發(fā)器、寄存器堆、時鐘發(fā)生器、碼制轉(zhuǎn)換器、數(shù)據(jù)選擇器/多路開關(guān)、譯碼器/分配器、顯示譯碼器/驅(qū)動器、位片式處理器、異步計數(shù)器、同步計數(shù)器、A/D和D/A轉(zhuǎn)換器、隨機存存儲器（RAM）只讀存儲器（ROM/PROM/EPROM/EEPROM）、處理機控制器和支持功能器件等。

TTL手冊中提供各種ＩＣ的功能表、時序圖（波形圖）、引腳圖、電氣參數(shù)和封裝，以及使用說明等內(nèi)容。在實際應(yīng)用中不但要了解各種芯片的邏輯功能，還要綜合比較各種參數(shù)，使其滿足設(shè)計要求。

2．主要參數(shù)指標(biāo)TTL

系列數(shù)字電路有許多參數(shù)指標(biāo)，例如，最大電源電壓、電流、工作環(huán)境溫度范圍等多種參數(shù)。下面介紹一些與TTL集成電路電特性有關(guān)的重要參數(shù)指。

(1)高電平輸出電壓VOH：2.7～3.4V。

(2)高電平輸出電流IOH：輸出為高電平時，提供給外接負(fù)載的最大輸出電流。若使用電流超過手冊中的規(guī)定值會使輸出高電平下降，嚴(yán)重時會破壞邏輯關(guān)系。IOH也表示電路的拉電流負(fù)載能力。（3）低電平輸出電壓VOL：0.2～0.5V。（4）低電平輸出電流IOL：輸出為低電平時，外接負(fù)載的最大輸出電流實際是從IC輸出端流入），超過此值會使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。

（5）高電平輸入電壓VIH：一般為2V，是指允許輸入高電平的最小值。（6）高電平輸入電流IIH：輸入為高電平時的輸入電流，即當(dāng)前級輸出為高電平，本級輸入電路作為前級負(fù)載時的拉電流。（7）低電平輸入電壓VIL：一般為0.8V，是指允許的最大輸入低電平值。（8）低電平輸入電流IIL：輸入為低電平時的輸入電流，即當(dāng)前級輸出為低電平時，本級輸入電路作為前級負(fù)載時的灌電流。（9）輸出短路電流I，是指允許的最大輸入低電流（10）電源電流：用來確定整個電路和供電電源的功率，隨電路不同而不同。（11）傳輸延遲時間tPLH和tPHL：輸出狀態(tài)響應(yīng)輸入信號所需的時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級門電路傳輸后造成的時間延遲將影響門電路的邏輯功能。（12）時鐘脈沖fmax：電路最大的工作頻率，超過此頻率IC將不能正常工作。

在TTL數(shù)字集成電路的設(shè)計中，IOH和IOL反映了集成電路芯片的帶負(fù)載能力。IIH和IIL則反映其對前級集成電路的影響。當(dāng)IIH或IIL之和超過前級的IOH或IOL值時，為保證正確的邏輯關(guān)系，需增加驅(qū)動芯片以提高IC的帶負(fù)載能力。各種TTL集成電路的重要電特性參數(shù)指標(biāo)，都可以在TTL集成電路手冊中查到。對于功能復(fù)雜的TTL集成電路，手冊中還提供時序圖或波形圖）、功能表或真值表），以及對引腳信號電平的要求。熟練運用集成電路手冊，掌握芯片的各種功能與參數(shù)指標(biāo)是正確使用各類TTL集成電路的必備條件。

3·TTL與非門輸入特性和輸出特性

在數(shù)字電路中，經(jīng)常遇到TTL數(shù)字電路之間的相互連接和TTL數(shù)字電路與其他電路或負(fù)載的連接問題，因此對TTL數(shù)字集成電路的輸入和輸出的電氣特性應(yīng)當(dāng)有較深入的了解，從而加深對TTL系列門電路特性參數(shù)的理解，更好地使用各種芯片。在此對與非門的主要特性加以簡單敘述。

TTL數(shù)字集成電路都是以三極管作為其輸入和輸出器件的，如圖2.17所示。只要我們掌握TTL與非門的輸入和輸出電氣特性，也就基本上掌握了其他TTL數(shù)字集成電路的輸入和輸出電氣特性。

1）TTL與非門輸入特性

TTL與非門輸入特性包括與非門的輸入電壓與輸入電流之間的關(guān)系特性及輸入端的負(fù)載特性。由于TTL數(shù)字集成電路制造工藝的一致性，只需分析多發(fā)射結(jié)中一個輸入端的輸入特性。（1）輸入電壓與輸入電流之間的關(guān)系特性（輸入伏安特性）。圖2.32所示為TTL與非門的輸入伏安特性曲線及分析電路的示意圖。該特性描述了某一輸入端電壓與電流之間的關(guān)系。設(shè)其他輸入端懸空或接正電源，輸入電流的參考方向如圖所示。圖2.32TTL與非門輸入伏安特性及分析電路輸入電流計算公式為

iI=-IR1=—(EC__—ube1—uI)/R1當(dāng)Ui

=0V時，ube1=0.7V，晶體管V2截止。II=—i1=—(EC—ube1)/R1=—(5V—0.7V)/3kΩ=—1.4mA

此時的輸入電流稱為輸入短路電流（或低電平輸入電流），用IIS表示。若將該電路作為前級電路的負(fù)載此電流將成為前級電路輸出低電平時的最大灌電流，用IIL表示。它是分析前級TTL（或其他電路）電路輸出端灌電流負(fù)載能力的重要參數(shù)。隨著ｕI的不斷增加，iI將逐漸減少。當(dāng)ｕI繼續(xù)增大至1.4Ｖ時，V2的發(fā)射結(jié)開始導(dǎo)通，是V1的發(fā)射結(jié)等效二極管）截止。此時輸入端只有很小的二極管反向漏電流流入。隨著ｕI的繼續(xù)增大，二極管反向電流基本不變。若將該電路作為前級電路的負(fù)載，此電流將成為前級輸出高電平時的拉電流負(fù)載，用IIH表示。它是分析前級TTL(或其他電路）電路輸出端拉電流負(fù)載能力的重要參數(shù)。

（2）輸入負(fù)載特性在與非門輸入端接入電阻RI時，所接電阻兩端的電壓將隨阻值的不同而改變，兩者的關(guān)系稱為輸入負(fù)載特性。圖2.33所示為TTL與非門的輸入特性曲線及分析電路。由圖2.33(b)可知：當(dāng)RI=0Ω時，相當(dāng)于ｕI=0V，輸入短路。若RI增大，UI也隨之增大，UI=RI×(EC—ube1)/(RI+R1)，這個關(guān)系只在ｕI＜1.4Ｖ時才成立。圖2.33TTL與非門輸入特性及分析電路

若RI繼續(xù)增大，當(dāng)ｕI≥１．4Ｖ時，使V２飽和導(dǎo)通，Ub1被鉗位在２．1V，此時再增大RI，ｕI也不會增大，如圖2.33（a）所示。即ｕIｍａｘ＝１．４Ｖ，相當(dāng)于輸入電壓為高電平，與非門輸出將為低電平。把保證與非門輸出為額定低電平時所允許輸入電RI的最小值RON稱為“開門電阻”。同理，把保證與非門輸出為額定高電平90%所允許輸入電阻RI的最大值ROFF稱為“關(guān)門電阻”。在分析電路中,當(dāng)RI＜ROFF時，與非門輸出高電平；當(dāng)RI＞RON時，與非門輸出低電平。

由此可知，在使用TTL集成電路時，有些不用的輸入端若用小電阻接地，會使此輸入端相當(dāng)于輸入一個低電平；若所接電阻過大時，輸入端相當(dāng)于輸入一個高電平。因此在處理TTL集成電路閑置輸入端時，應(yīng)確保閑置輸入端的電平狀態(tài)不破壞電路的邏輯關(guān)系。若閑置輸入端懸空時，相當(dāng)于輸入高電平狀態(tài)。對于閑置輸入端的處理，還可以通過電阻將其接至電源EC，這種接法不影響電路的邏輯狀態(tài)。

2）TTL與非門輸出特性輸出電平與輸出電流之間的關(guān)系稱為輸出特性。由于輸出電平有高、低兩種電平，使負(fù)載電流的方向有所不同，因此下面分兩種情況加以說明。（1）輸入低電平，輸出為高電平時。圖2.34輸入低電平時輸出特性曲線及分析電路

圖2.34所示為輸入低電平，輸出高電平時的輸出特性曲線分析電路。在圖2.17中，若與非門某一輸入端為低電平，V2、

V4管截止，V3管飽和導(dǎo)通，輸出為高電平。輸出電流只能流向負(fù)載。輸出電壓uO≈EC—uce3—iLR4。若iL增大，uO將下降。當(dāng)iL增大到某個值時，將破壞V3管飽和導(dǎo)通的條件，使其進(jìn)入放大狀態(tài)，此時uO將繼續(xù)下降，甚至降為低電平，從而破壞了電路的邏輯關(guān)系。圖中的電流方向為參考方向。這種現(xiàn)象實質(zhì)上就是當(dāng)外接拉電流負(fù)載時，隨著輸出端拉電流負(fù)載的增大，輸出電壓下降的拉電流負(fù)載特性。在使用TTL電路時，要考慮拉電流負(fù)載對輸出高電平的影響。（2）輸入高電平，輸出為低電平時。圖2.35為輸入高電平,輸出低電平時的特性曲線和分析電路。在圖2.17中，若輸入端均為高電平，V2、V4管將飽和導(dǎo)通，V3管截止，輸出為低電平。負(fù)載電流將從V4管集電極流入，ic4=iL。飽和時，V4管c-e間的電阻非常小，所以當(dāng)負(fù)載電流iL增大時，輸出電壓uO上升比較緩慢，如圖2.35(b)所示，曲線比較平坦?？梢?，此時的與非門可以承擔(dān)較大的負(fù)載電流。但ic4增加太多，也會破壞電路的邏輯狀態(tài)。這種現(xiàn)象實質(zhì)就是當(dāng)外接灌電流負(fù)載時，隨著輸出端灌電流負(fù)載的增大，輸出電壓升高的灌電流負(fù)載特性。在使用TTL電路時，要考慮灌電流負(fù)載對輸出低電平的影響。圖2.35輸入高電平時輸出特性曲線及分析電路

2.4.2其他常用TTL門電路

1．集電極開路門電路（OC門）

在實際應(yīng)用中，有時要將n個門電路的輸出端連接在一起，稱為“并聯(lián)應(yīng)用”。圖2.36是兩個TTL與非門“并聯(lián)應(yīng)用”的示意圖。當(dāng)與非門1輸出為高電平（L1=1）時，若與非門2輸出為低電平（L2=0），就會有很大的電流I經(jīng)R3、V3、VD3流入V′4管的集電極。

圖2.36與非門并聯(lián)應(yīng)用

電流i成為與非門1的拉電流負(fù)載，同時也是與非門2的灌電流負(fù)載。i過大一方面會使與非門2的輸出低電平狀態(tài)受到破壞（使L2=1）；另一方面可能使與非門1的V3管燒壞。所以，實際應(yīng)用中這種接法是不允許的。為了既滿足門電路“并聯(lián)應(yīng)用”的要求，又不破壞輸出端的邏輯狀態(tài)和不損壞門電路，人們設(shè)計出集電極開路的TTL門電路，又稱“OC門”，如圖2.37所示。圖2.37集電極開路與非門

集電極開路的門電路有許多種，包括集電極開路的與門、非門、與非門、異或非門及其他種類的集成電路?！癘C門”的邏輯表達(dá)式、真值表等描述方法和普通門電路的完全一樣。它們的主要區(qū)別是：“OC門”的輸出管V4集電極處于開路狀態(tài)。在具體應(yīng)用時，必須外接集電極負(fù)載電阻RL。如圖2.38所示，由于外接電阻RL的功率相對較大，當(dāng)輸出端采用“并聯(lián)”連接時，既能保證不會因輸出電流i過大而燒壞器件，又能滿足輸出信號“與”的邏輯關(guān)系（當(dāng)與非門1輸出高電平1，與非門2輸出低電平0時，輸出端L將被鉗位在低電平0）。此種邏輯關(guān)系稱為“線與”，圖2.38“OC門”線與接線圖

現(xiàn)在介紹OC門外接集電極電阻RL值的計算方法。如圖2.39所示，有n個OC門的輸出端“線與”，并接有m個與非門作為負(fù)載，每個與非門負(fù)載有K個輸入端。如圖2.39（a）所示，當(dāng)所有OC與非門輸出端均為高電平VOH時，流過RL的電流應(yīng)最小，用IRLmin表示。IOH表示OC與非門輸出管V5的反向漏電流，則IRLmin=nIOH+Mkiih為保證OC與非門輸出電平不低于輸出高電平的最小值VOHmin,，必須使5V—IRLminRL≥VOHmin，則最大負(fù)載電阻RLmax=（5V-VOHmin）/（nIOH+mKIIH）。圖2.39OC門集電極電阻計算示意圖

如圖2.39(b）所示，當(dāng)OC與非門輸出均為低電平VOL時，OC與非門電路的負(fù)載電流IIL將全部灌入OC與非門用IRLmax表示(IRLmax=nILO—mKIIL)。若其中只有一個OC與非門輸出端為低電平0，其他OC與非門輸出端為高電平1，那么線與的結(jié)果應(yīng)為0。但輸出端為低電平的OC與非門將承受最大灌電流，這是線與關(guān)系中最不利的情況。為了保證輸出低電平不大于輸出低電平的最大值vOLmax，必須使5V—IRLmaxRL≤VOLmax，則最小的負(fù)載電阻RLmin=（5V—VOLmax）/IRLmax=（5V—VOLmax/nIOLM—mKIIL）。其中IOLM為每個集電極開路與非門所允許的最大負(fù)載電流。

由以上分析可知，RL的取值范圍應(yīng)為RLmin＜RL＜RLmax。參數(shù)IOH、IOL、VOHmin、VOLmax和IIH、IIL都可以在手冊上查出。

2．三態(tài)門一般邏輯門電路的輸出只有0、1兩種狀態(tài)，而三態(tài)門的輸出除了0、1兩種狀態(tài)之外，還有第三種狀態(tài)——高阻抗?fàn)顟B(tài)。高阻抗?fàn)顟B(tài)并不表示邏輯意義上的第三種狀態(tài)，它只表示在高阻抗?fàn)顟B(tài)時，門電路的輸出阻抗非常大，輸入與輸出之間可以視為開路狀態(tài)，即對外電路不起任何作用。在數(shù)字電路中，三態(tài)門是一種特別實用的門電路，尤其是在計算機接口電路中得到廣泛應(yīng)用。

圖2.40為三態(tài)與非門原理示意圖及其符號。三態(tài)與非門比一般的與非門多了一個控制端G。

當(dāng)G=1時，此電路和一個普通的與非門電路完全相同（L=）；當(dāng)G=0時，晶體管V3、V4均截止，輸出端呈現(xiàn)高阻抗?fàn)顟B(tài)。輸入與輸出之間不滿足與非邏輯關(guān)系，即輸入與輸出狀態(tài)之間互不影響，輸出端L的電平完全取決于與之相連的外電路的邏輯狀態(tài)。圖2.40三態(tài)與非門

在邏輯符號的控制端有小圓圈表示低電平時與非門有效輸入和輸出狀態(tài)之間滿足與非邏輯關(guān)系，若控制端為高電平，輸出端處于高阻狀態(tài)，不受輸入端狀態(tài)的邏輯控制。若控制端無小圓圈，控制電平正好相反。三態(tài)門的真值表如表2.4所示。表中×表示任意狀態(tài)。在常用的集成電路中，有許多集成電路的輸入端或輸出端采用了三態(tài)門結(jié)構(gòu)。在使用時，可根據(jù)實際需要用控制端實現(xiàn)電路間的接通與斷開。

表2.4三態(tài)門真值表

控制

輸入變量

輸出變量GABL(1)0(1)0(1)0(1)0(0)100011011××

1110

高阻

在圖2.41（a）中，當(dāng)G=1時，門1有效，門2處于高阻狀態(tài)；當(dāng)G=0時，門2有效，門1處于高阻狀態(tài)。實際應(yīng)用中門1和門2可以是具有三態(tài)門控制的各種芯片。通過三態(tài)門的控制信號可實現(xiàn)數(shù)據(jù)的雙向傳輸控制。在圖2.41（b）中，當(dāng)G=0時，門1有效，門2無效，信號由A傳輸至B；當(dāng)G=1時，門1無效，2有效，信號由B傳輸至A。實際應(yīng)用中，可根據(jù)需要選擇具有雙向傳輸功能的集成電路圖2.41三態(tài)門應(yīng)用示意圖

在總線結(jié)構(gòu)的應(yīng)用電路中，數(shù)據(jù)的傳輸必須通過分時操作來完成，即在不同時段實現(xiàn)不同電路與總線間的數(shù)據(jù)傳輸。圖2.41（c）中是帶三態(tài)門的數(shù)據(jù)傳輸接口電路與總線連接示意圖。通過控制端G來控制哪一個接口電路可以向公共數(shù)據(jù)總線發(fā)送數(shù)據(jù)或接收數(shù)據(jù)。根據(jù)總線結(jié)構(gòu)的特點，要求在某一時段只能允許一個接口電路占用總線。通過對各接口電路G端的分時控制就能滿足這一要求。

3．驅(qū)動電路在集成電路應(yīng)用中，有時前級門電路不能直接驅(qū)動后級門電路或其他類型電路。此時，可采用專用集成驅(qū)動電路來提高前級門電路的負(fù)載能力。圖2.42為集成驅(qū)動器74LS244的示意圖，它由8個三態(tài)輸出的緩沖/驅(qū)動電路構(gòu)成，并分為兩組。每組分別由三態(tài)允許控制端A和B控制。當(dāng)A和B為低電平時，Y=A;當(dāng)A和B為高電平時，輸出端呈高阻狀態(tài)。在表2.5中列出了74LS244八緩沖/驅(qū)動器的主要參數(shù)與74LS00四-二輸入與非門的主要參數(shù)。通過比較發(fā)現(xiàn)，其輸入/輸出電壓及輸入電流的參數(shù)基本相同，但輸出電流IOH和IOL增大了許多。圖2.42集成驅(qū)動器74LS244

表2.5主要參數(shù)對照表

主要參數(shù)最小規(guī)定最大單位高電平輸出電流74LS00

-400

uA74LS244

-15

mA地點平輸出電流74LS00

8mA74LS244

24mA實際應(yīng)用中還有BCD輸入的驅(qū)動器、OC門輸出的驅(qū)動器、帶譯碼器的驅(qū)動器等。74LS244也可以作為接收輸入數(shù)據(jù)的控制電路。常用74系列TTL門電路如表2.6所示。表中標(biāo)有OC的門電路是指輸出端集電極開路的門電路。品種代號

品種名稱品種代號品種名稱00四一二輸入與非門12三一三輸入與非門01四一二輸入與非門（OC)

20雙一四輸入與非門02四一二輸入或門21雙一四輸入與門03四一二輸入或非門（OC)22雙一四輸入與非門（OC）04六反相器27三一三輸入或非門05六反相器（OC)30八輸入與非門06六高壓輸反相緩沖/驅(qū)動器（OC,30V)37四一二輸入與非緩沖器

07六高壓輸同相緩沖/驅(qū)動器（OC,30V)40雙一四輸入與非緩沖器08四一二輸入與門136四一二輸入異或門（OC)10三一三輸入與非門245

把雙項總線發(fā)送/接收器表2·6常用TTL門電路器件表

2．4．3常用CMOS門電路

CMOS門電路的邏輯圖、邏輯符號、邏輯表達(dá)式、真值表等描述方法與TTL門電路的完全一樣，只是它們的電氣參數(shù)有所不同，使用方法也有差異而已。常用的CMOS門電路在類型、種類上幾乎與TTL數(shù)字電路相同，因此前面以TTL門電路為例所介紹的各種應(yīng)用同樣適用于CMOS門電路。這里僅介紹CMOS門電路的一些基本結(jié)構(gòu)與特點，以加深了解兩種系列門電路的相同與不同之處。圖2.19和2.20所示是由CMOS電路構(gòu)成的反相器、與非門和或非門。由圖可見，COMS門電路與TTL門電路相比,除了結(jié)構(gòu)及電路圖不同外，它們的邏輯符號、邏輯表達(dá)式完全相同，且真值表（功能表）也完全相同。

1．CMOS開關(guān)電路圖2.43是由COMS三態(tài)門構(gòu)成的傳輸門電路。當(dāng)控制端C=0時，=1，傳輸門TG截止，相當(dāng)于開關(guān)斷開，輸出端呈高阻狀態(tài)；當(dāng)控制端C=1時，=0，傳輸門TG導(dǎo)通，相當(dāng)于開關(guān)閉合，使uO=uI。由于CMOS三態(tài)傳輸門TG具有很低的導(dǎo)通電阻和很高的截止電阻，所以很接近理想開關(guān)電路。圖2.43CMOS開關(guān)電路

2.44CMOS三態(tài)雙向傳輸電路

2.CMOS三態(tài)雙向傳輸電路圖2.44為COMS三態(tài)門雙向傳輸控制電路。當(dāng)CMOS三態(tài)門1或2的控制端為高電平時，該門起傳輸作用，否則呈高阻狀態(tài)。即當(dāng)C=1時，三態(tài)門1接通，三態(tài)門2處于高阻狀態(tài)，信號由D端送至Q端；當(dāng)C=0時，三態(tài)門2接通，三態(tài)門1處于高阻狀態(tài)，信號由Q端送至D端。某些集成電路就具有這種三態(tài)雙向傳輸控制的功能，在計算機的接口技術(shù)中被廣泛使用。

CMOS數(shù)字電路的特點有：（1）由于CMOS管的導(dǎo)通內(nèi)阻比雙極型晶體管導(dǎo)通內(nèi)阻大，所以CMOS電路的工作速度比TTL電路的工作速度低。

（2）CMOS電路的輸入阻抗很高，可達(dá)10MΩ以上，在頻率不高的情況下，電路可以驅(qū)動的CMOS電路多于TTL電路。（3）允許CMOS電路的電源電壓的變化范圍較大，約在5～15V之間，所以其輸出高、低電平的擺幅較大。與TTL電路相比，CMOS電路的抗干擾能力更強，噪音容限可達(dá)30%VDD(VDD為電源電壓）。

4）由于CMOS管工作時總是一管導(dǎo)通，另一管截止，幾乎不從電源汲取電流，因此CMOS電路的功耗比TTL電路小。5）因CMOS集成電路的功耗小，其內(nèi)部發(fā)熱量小，所以CMOS電路的集成度要比TTL電路高。

（6）CMOS集成電路的溫度穩(wěn)定性好，抗輻射能力強，適合于特殊環(huán)境下工作。（7）由于CMOS電路的輸入阻抗高，使其容易受靜電感應(yīng)而擊穿，所以在其內(nèi)部一般都設(shè)置了保護(hù)電路。

3．CMOS集成電路使用注意事項（1）對于各種集成電路來說，在技術(shù)手冊上都會給出各主要參數(shù)的工作條件和極限值，因此一定要在推薦的工作條件范圍內(nèi)使用，否則將導(dǎo)致性能下降或損壞器件。

(2)在使用和存放時應(yīng)注意靜電屏蔽。焊接時電烙鐵應(yīng)接地良好或在電烙鐵斷電情況下焊接。（3）COMS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接正電源。為了解決由于門電路多余輸入端并聯(lián)后使前級門電路負(fù)載增大的影響，根據(jù)邏輯關(guān)系的要求，可以把多余的輸入端直接接地當(dāng)作低電平輸入或把多余的輸入端