微機(jī)原理第四章存儲(chǔ)器系統(tǒng)第一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/21授課教師:殷代紅制作者:殷代紅郵箱：第二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/22第四章存儲(chǔ)器系統(tǒng)第三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/23第四章存儲(chǔ)器系統(tǒng)4.1概述4.2讀寫(xiě)存儲(chǔ)器RAM4.3只讀存儲(chǔ)器ROM4.4存儲(chǔ)器芯片擴(kuò)展與CPU的連接4.5高速緩沖存儲(chǔ)器Cache4.6虛擬存儲(chǔ)器第四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/24

衡量存儲(chǔ)器的性能指標(biāo)主要有三個(gè)：

容量、速度和成本。

容量:存儲(chǔ)器系統(tǒng)的容量越大，表明其能夠保存的信息量越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能就越強(qiáng)，因此存儲(chǔ)容量是存儲(chǔ)器系統(tǒng)的第一性能指標(biāo)。速度:存儲(chǔ)器的存取速度相對(duì)于高速的CPU總要慢1-2個(gè)數(shù)量級(jí)，這會(huì)影響到整個(gè)系統(tǒng)的工作效率。

成本：也是衡量存儲(chǔ)器系統(tǒng)的重要性能指標(biāo)。4.1概述第五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/25為了兼顧以上三個(gè)方面的指標(biāo)通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)：

高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器。其速度接近高速緩存的速度；其容量接近輔存的容量；位成本接近廉價(jià)慢速的輔存平均價(jià)格。

本章重點(diǎn)介紹半導(dǎo)體存儲(chǔ)器的工作原理、計(jì)算機(jī)主存的構(gòu)成和工作過(guò)程、存儲(chǔ)器的層次結(jié)構(gòu)。第六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/264.1.1

存儲(chǔ)器分類(lèi)

1．按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類(lèi)

按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)主要可分為：磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其它磁表面存儲(chǔ)器以及光盤(pán)存儲(chǔ)器等。

從五十年代開(kāi)始，磁芯存儲(chǔ)器曾一度成為主存儲(chǔ)器的主要存儲(chǔ)介質(zhì)。但從七十年代起，半導(dǎo)體存儲(chǔ)器逐漸取代了磁芯存儲(chǔ)器的地位。目前，絕大多數(shù)計(jì)算機(jī)都使用的是半導(dǎo)體存儲(chǔ)器。

第七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/272．按存儲(chǔ)器的存取方式分類(lèi)

按存取方式可分為隨機(jī)存取存儲(chǔ)器、只讀存儲(chǔ)器等

(1)隨機(jī)存儲(chǔ)器

RAM(RandomAccessMemory)

隨機(jī)存儲(chǔ)器(又稱(chēng)讀寫(xiě)存儲(chǔ)器)是指通過(guò)指令可以隨機(jī)地對(duì)各個(gè)存儲(chǔ)單元進(jìn)行讀和寫(xiě)，在計(jì)算機(jī)系統(tǒng)中，主存儲(chǔ)器大都采用隨機(jī)存儲(chǔ)器。按照存放信息的方式不同，隨機(jī)存儲(chǔ)器又可分為靜態(tài)和動(dòng)態(tài)兩種。靜態(tài)RAM(SRAM)是以雙穩(wěn)態(tài)元件作為基本的存儲(chǔ)單元來(lái)保存信息，而動(dòng)態(tài)RAM(DRAM)是靠電容來(lái)存放信息的，使得這種存儲(chǔ)器中存放的信息容易丟失，必須定時(shí)進(jìn)行刷新。第八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/28

靜態(tài)RAM 動(dòng)態(tài)RAM

容量小 大速度快 慢集成度低 高高 低功耗第九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/29(2)只讀存儲(chǔ)器ROM(Read-OnlyMemory)

只讀存儲(chǔ)器是一種對(duì)其內(nèi)容只能讀出不能寫(xiě)入的存儲(chǔ)器。它通常用來(lái)存放固定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等。由于它和讀寫(xiě)存儲(chǔ)器分享主存儲(chǔ)器的同一個(gè)地址空間，故仍屬于主存儲(chǔ)器的一部分。隨著半導(dǎo)體技術(shù)的發(fā)展，只讀存儲(chǔ)器也出現(xiàn)了不同的種類(lèi)，如可編程序只讀存儲(chǔ)器PROM(ProgrammableROM)；可擦除可編程只讀存儲(chǔ)器EPROM(ErasibleProgrammableROM)和電可擦除可編程只讀存儲(chǔ)器EEPROM(ElectricErasibleProgrammableROM)以及近年來(lái)發(fā)展起來(lái)的快擦型存儲(chǔ)器(FlashMemory)具有EEPROM的特點(diǎn)。

第十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2103．按在計(jì)算機(jī)中的作用分類(lèi)

按在計(jì)算機(jī)中的作用可以分為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)、緩沖存儲(chǔ)器等。主存儲(chǔ)器速度高，但容量較小，每位價(jià)格較高。輔存速度慢，容量大，每位價(jià)格低。緩沖存儲(chǔ)器用在兩個(gè)不同工作速度的部件之間，在交換信息過(guò)程中起緩沖作用。

4．按掉電時(shí)所存信息是否容易丟失分類(lèi)分成易失性存儲(chǔ)器和非易失性存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器(DRAM，SRAM)，屬易失性。磁帶和磁盤(pán)等磁表面存儲(chǔ)器，屬非易失性。

第十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/211

雙極型半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM)

MOS存儲(chǔ)器（靜態(tài)、動(dòng)態(tài)）主存儲(chǔ)器

掩膜型只讀存儲(chǔ)器MROM

可編程只讀存儲(chǔ)器PROM

只讀存儲(chǔ)器(ROM)可擦除可編程只讀存儲(chǔ)器

(EPROM，EEPROM)

快擦型存儲(chǔ)器存儲(chǔ)器磁盤(pán)(軟盤(pán)、硬盤(pán)、盤(pán)組)存儲(chǔ)器

輔助存儲(chǔ)器

磁帶存儲(chǔ)器

光盤(pán)存儲(chǔ)器緩沖存儲(chǔ)器第十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2124.1.2存儲(chǔ)器系統(tǒng)結(jié)構(gòu)第十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/213

存儲(chǔ)器系統(tǒng)由以下六部分組成：1．基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。

2．存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放M×N個(gè)二進(jìn)制信息，就需要用M×N個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱(chēng)為存儲(chǔ)體或存儲(chǔ)矩陣。如8k×8表示存儲(chǔ)體中一共8K個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存放8位二進(jìn)制數(shù)據(jù)。8×1024×8=65536基本存儲(chǔ)單元

第十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2143．地址譯碼器

存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，CPU要對(duì)某個(gè)存儲(chǔ)單元進(jìn)行讀／寫(xiě)操作時(shí)，必須先通過(guò)地址總線發(fā)出所需訪問(wèn)存儲(chǔ)單元的地址碼。地址譯碼器的作用是接受地址信號(hào)并對(duì)它進(jìn)行譯碼，選中該地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀／寫(xiě)操作。存儲(chǔ)器地址譯碼有單譯碼與雙譯碼兩種方式。單譯碼

單譯碼方式又稱(chēng)字結(jié)構(gòu)，全部地址碼只用一個(gè)電路譯碼，譯碼輸出的選擇線直接選中對(duì)應(yīng)的存儲(chǔ)單元。這一方式需要的選擇線數(shù)較多，只適用于容量較小的存儲(chǔ)器。第十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/215(2)雙譯碼

在雙譯碼結(jié)構(gòu)中，將地址譯碼器分成行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)兩部分，行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。如下圖所示。第十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/216例如假定地址信號(hào)為10位單譯碼方式：2n＝1024根譯碼輸出線。雙譯碼方式：分成兩組，每組5位，則行譯碼后的輸出線為25＝32根；列譯碼輸出線也為25＝32根；共64根譯碼輸出線。容量較大的存儲(chǔ)器系統(tǒng)，一般都采用雙譯碼方式。第十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2174．片選與讀／寫(xiě)控制電路

片選信號(hào)用以實(shí)現(xiàn)存儲(chǔ)器芯片的選擇。當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀／寫(xiě)操作。在選擇存儲(chǔ)單元時(shí)，要先進(jìn)行片選，再在芯片中選擇與地址相應(yīng)的存儲(chǔ)單元。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來(lái)形成。讀/寫(xiě)控制電路則用來(lái)控制對(duì)芯片的讀/寫(xiě)操作。5．I/O電路

I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來(lái)控制信息的讀出與寫(xiě)入。必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。

6．其它外圍電路集電極開(kāi)路、三態(tài)輸出緩沖器、刷新操作的控制電路等

第十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2184.1.3存儲(chǔ)器的性能指標(biāo)1、存儲(chǔ)器容量存儲(chǔ)器容量是指存儲(chǔ)器所有存儲(chǔ)單元的數(shù)量，即字節(jié)數(shù)?；蚩梢匀菁{的二進(jìn)制信息總量，即存儲(chǔ)信息的總位(bit)數(shù)。2、存取速度存儲(chǔ)器的速度直接影響計(jì)算機(jī)的速度。存取速度可用存取時(shí)間和存儲(chǔ)周期這兩個(gè)時(shí)間參數(shù)來(lái)衡量。3、可靠性存儲(chǔ)器的可靠性用MTBF(MeanTimeBetweenFailures)平均故障間隔時(shí)間來(lái)衡量。4、功耗存儲(chǔ)器芯片正常工作時(shí)所消耗的電能，可用某個(gè)存儲(chǔ)單元或整個(gè)芯片的功耗來(lái)表示。第十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/219讀寫(xiě)存儲(chǔ)器分為靜態(tài)RAM與動(dòng)態(tài)RAM兩種。

4.2.1靜態(tài)RAM(SRAM)1．基本存儲(chǔ)單元

靜態(tài)RAM的基本存儲(chǔ)單元是由兩個(gè)增強(qiáng)型的NM0S反相器交叉耦合而成的觸發(fā)器。每個(gè)基本的存儲(chǔ)單元由六個(gè)MOS管構(gòu)成，所以，靜態(tài)存儲(chǔ)電路又稱(chēng)為六管靜態(tài)存儲(chǔ)電路。

4.2讀寫(xiě)存儲(chǔ)器RAM第二十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/220六管靜態(tài)存儲(chǔ)單元T1、T2為控制管T3、T4為負(fù)載管

T5、T6為門(mén)控管第二十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/221靜態(tài)存儲(chǔ)電路結(jié)構(gòu)組成原理圖第二十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2222．靜態(tài)RAM存儲(chǔ)器芯片Intel2114Intel2114是一種1K×4的靜態(tài)RAM存儲(chǔ)器芯片，其它的典型芯片有Ietel6116/6264/62256等。芯片的內(nèi)部結(jié)構(gòu)?

存儲(chǔ)矩陣?

地址譯碼器?

I/O控制電路?

片選及讀、寫(xiě)控制電路第二十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/223(2)Intel2114的外部結(jié)構(gòu)

Intel2114RAM存儲(chǔ)器芯片為雙列直插式集成電路芯片，共有18個(gè)引腳。?

A0-A9：10根地址信號(hào)輸入引腳；

?

I/O1~I/O4：4根數(shù)據(jù)輸入／輸出信號(hào)引腳；?：讀／寫(xiě)控制信號(hào)輸入引腳；

?

：片選信號(hào)輸入引腳；?+5V：

電源；

?

GND：地；第二十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2244.2.2動(dòng)態(tài)RAM(DRAM)1．動(dòng)態(tài)RAM基本存儲(chǔ)單元?jiǎng)討B(tài)RAM的基本存儲(chǔ)單元，由一個(gè)MOS管T1和位于其柵極上的分布電容C構(gòu)成。當(dāng)柵極電容C上充有電荷時(shí)，表示該存儲(chǔ)單元保存信息“1”。反之，當(dāng)柵極電容上沒(méi)有電荷時(shí)，表示該單元保存信息“0”。動(dòng)態(tài)RAM存儲(chǔ)單元實(shí)質(zhì)上是依靠T1管柵極電容的充放電原理來(lái)保存信息的，電容上所保存的電荷會(huì)泄漏。在動(dòng)態(tài)RAM的使用過(guò)程中，必須及時(shí)地向保存“1”的那些存儲(chǔ)單元補(bǔ)充電荷，以維持信息的存在。這一過(guò)程，就稱(chēng)為動(dòng)態(tài)存儲(chǔ)器的刷新操作。

第二十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2252．動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel2164AIntel2164A是一種64K×1的動(dòng)態(tài)RAM存儲(chǔ)器芯片，其他典型芯片有Ietel21256/21464等。(1)Intel2164A的內(nèi)部結(jié)構(gòu)第二十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/226?

存儲(chǔ)體：64K×1的存儲(chǔ)體由4個(gè)128×128的陣列構(gòu)成；?

地址鎖存器(8位)：Intel2164A采用雙譯碼方式，16位地址信息分兩次送入芯片，且通過(guò)同一組引腳分兩次接收，故在芯片內(nèi)部有一個(gè)鎖存8位地址信息的地址鎖存器；?

數(shù)據(jù)輸入緩沖器(1位)：

用以暫存輸入的數(shù)據(jù)；

?

數(shù)據(jù)輸出緩沖器(1位)：

用以暫存要輸出的數(shù)據(jù)；?1/4I/O門(mén)電路：由行、列地址信號(hào)的最高位控制，從相應(yīng)的4個(gè)存儲(chǔ)矩陣中選擇一個(gè)進(jìn)行輸入／輸出操作；例：A7(行)A7(列)選中128*128矩陣

00 左上角

01 右上角

10 左下角

11 右下角第二十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/227行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)；?寫(xiě)允許時(shí)鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向；?128讀出放大器：接收由行地址選通的4×128個(gè)存儲(chǔ)單元的信息，放大后寫(xiě)回原存儲(chǔ)單元，實(shí)現(xiàn)刷新操作；?1/128行、列譯碼器：分別用來(lái)接收7位的行、列地址，從128×128個(gè)存儲(chǔ)單元中選定某一單元，對(duì)其進(jìn)行讀/寫(xiě)操作。第二十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/228(2)Intel2164A的外部結(jié)構(gòu)：

Intel2164A是具有16個(gè)引腳的雙列直插式芯片。?A0~A7：地址信號(hào)的輸入引腳；?：行地址選通信號(hào)輸入引腳；

?：列地址選通信號(hào)輸入引腳；?：寫(xiě)允許控制信號(hào)輸入引腳；?DIN：數(shù)據(jù)輸入引腳；

?DOUT：數(shù)據(jù)輸出引腳；

?VDD：+5V電源引腳；

?Vss：地；第二十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/229

4.3.1

掩模

MROM

圖示4×4位的MOSROM存儲(chǔ)陣列，采用單譯碼方式。有兩位地址輸入，譯碼后輸出四條字選擇線為行，輸出的位線為列線，行列的交叉處有管子則該位為“0”，沒(méi)有管子則該位為“1”，交叉處的連接是在制造時(shí)由二次光刻版的圖形掩模所決定的，一旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。保存的信息，在電源消失后，也不會(huì)丟失，將永遠(yuǎn)保存下去。

4.3只讀存儲(chǔ)器ROM第三十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2304.3.2可編程的PROM

PROM存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“0”。如果用戶需要寫(xiě)入程序，則要通過(guò)專(zhuān)門(mén)的PROM寫(xiě)入電路，產(chǎn)生足夠大的電流把要寫(xiě)入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，造成這個(gè)PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時(shí)，此位就意味著寫(xiě)入了“1”。還有一種熔絲式PROM，用戶編程時(shí)，靠專(zhuān)用寫(xiě)入電路產(chǎn)生脈沖電流，來(lái)燒斷指定的熔絲，以達(dá)到寫(xiě)入“1”的目的。寫(xiě)入的過(guò)程稱(chēng)之為固化程序，PROM器件只能固化一次程序，數(shù)據(jù)寫(xiě)入后，就不能再改變了。第三十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2314.3.3可擦除可編程序的EPROM1．基本存儲(chǔ)電路

可擦除可編程的ROM又稱(chēng)為EPROM。這種EPROM電路在N型的基片上擴(kuò)展了兩個(gè)高濃度的P型區(qū)，分別引出源極（S）和漏極(D)，在源極與漏極之間有一個(gè)由多晶硅做成的柵極，但它是浮空的，被絕緣物SiO2所包圍。出廠時(shí)浮空柵極上沒(méi)有電荷，管子內(nèi)沒(méi)有導(dǎo)電溝道，源極與漏極之間不導(dǎo)電，此時(shí)表示該存儲(chǔ)單元保存的信息為“1”；

第三十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/232

編程時(shí)，若要使該單元保存信息“0”，則只要在漏極和源極之間加上+25V的電壓，同時(shí)加上編程脈沖信號(hào)(寬度約為50ns)，漏極與源極之間被瞬時(shí)擊穿，就會(huì)有電子通過(guò)SiO2絕緣層注入到浮動(dòng)?xùn)?。浮?dòng)?xùn)疟籗iO2絕緣層包圍，注入的電子無(wú)泄漏通道，且浮動(dòng)?xùn)艦樨?fù)，就形成了導(dǎo)電溝道使相應(yīng)的單元導(dǎo)通，則該單元所保存的信息為“0”。如果要清除存儲(chǔ)單元中所保存的信息，就必須設(shè)法將其浮動(dòng)?xùn)派系呢?fù)電荷釋放掉。當(dāng)用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)艜r(shí)，負(fù)電荷便可以獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，源極與漏極之間不導(dǎo)電。恢復(fù)保存的信息為“1”的狀態(tài)。該單元又可重新編程。

EPROM存儲(chǔ)器芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射l5~20分鐘。第三十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2332．EPROM芯片Intel2716

Intel2716是一種2K×8的EPROM存儲(chǔ)器芯片，雙列直插式封裝，24個(gè)引腳。其它的典型芯片有Ietel2732、Ietel2764、Ietel27256等。芯片的內(nèi)部結(jié)構(gòu)?存儲(chǔ)陣列；存儲(chǔ)陣列由2K×8個(gè)浮動(dòng)?xùn)臡OS管構(gòu)成；?7位行地址譯碼器；?4位列地址譯碼器；?輸出允許、片選和編程邏輯；?

數(shù)據(jù)輸出緩沖器；

第三十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/234(2)芯片的外部結(jié)構(gòu)

Intel2716具有24個(gè)引腳，各引腳的功能如下：?Al0~A0：地址信號(hào)輸入引腳；?O7~O0：雙向數(shù)據(jù)信號(hào)輸入輸出引腳；?：片選信號(hào)輸入引腳；?：數(shù)據(jù)輸出允許控制信號(hào)引腳；?Vcc：+5v電源；?VPP：+25v電源；?GND：地。第三十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2354.3.4電可擦除可編程序的EEPROM

電可擦除可編程序的ROM也稱(chēng)為EEPROM即E2PROM。其工作原理與EPROM類(lèi)似，在E2PROM中，漏極上面增加了一個(gè)隧道二極管，它在第二柵極與漏極之間的電壓VG的作用下，可以使電荷通過(guò)它流向浮動(dòng)?xùn)牛蝗鬡G的極性相反也可以使電荷從浮動(dòng)?xùn)帕飨蚵O，所用的電流是極小的。擦除可以按字節(jié)分別進(jìn)行。字節(jié)的編程和擦除都只需要10ms，可以進(jìn)行在線的編程寫(xiě)入。常用的典型芯片有2816/2864等第三十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2364.3.5快擦型存儲(chǔ)器(F1ashMemory)

快擦型存儲(chǔ)器具有EEPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與DRAM相似，而寫(xiě)時(shí)間與磁盤(pán)驅(qū)動(dòng)器相當(dāng)。快擦型存儲(chǔ)器操作簡(jiǎn)便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制?？觳列痛鎯?chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤(pán)驅(qū)動(dòng)器的要求。同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫(xiě)入最新版本的操作系統(tǒng)?？觳列痛鎯?chǔ)器還可應(yīng)用于MP3、U盤(pán)、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。典型的芯片有27F256/28F016/28F020等。

第三十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2374.4.1存儲(chǔ)器芯片與CPU的連接

CPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總線給出地址信號(hào)，然后要發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行信息交流。存儲(chǔ)器芯片與CPU的連接，主要有以下三個(gè)部分：?地址線的連接；

?數(shù)據(jù)線的連接；?控制線的連接；4.4存儲(chǔ)器芯片擴(kuò)展與CPU的連接第三十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/238在連接中要考慮的問(wèn)題有以下幾個(gè)方面：

1．CPU總線的負(fù)載能力；

2．CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題；

3．存儲(chǔ)器的地址分配和片選問(wèn)題；內(nèi)存通常分為RAM和ROM兩大部分。而RAM又分為系統(tǒng)區(qū)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。ROM的分配也類(lèi)似，所以內(nèi)存的地址分配是一個(gè)重要的問(wèn)題。單片存儲(chǔ)器芯片的容量是有限的，通常要由許多片才能組成一個(gè)存儲(chǔ)器，即如何產(chǎn)生片選信號(hào)的問(wèn)題。

4．控制信號(hào)的連接；CPU在與存儲(chǔ)器交換信息時(shí)，通常有以下幾個(gè)控制信號(hào)：

()，，

以及WAIT信號(hào)。這些信號(hào)如何與存儲(chǔ)器要求的控制信號(hào)相連，以實(shí)現(xiàn)所需的控制功能。

第三十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2394.4.2存儲(chǔ)器芯片的擴(kuò)展計(jì)算機(jī)的內(nèi)存一般要求容量也很大，單片存儲(chǔ)器芯片不能滿足需求，需要用到多片芯片的連接與擴(kuò)展。存儲(chǔ)器芯片擴(kuò)展的方法有以下兩種。1．存儲(chǔ)器芯片的位擴(kuò)充

如果存儲(chǔ)器芯片的容量滿足存儲(chǔ)器系統(tǒng)的要求，但其字長(zhǎng)小于存儲(chǔ)器系統(tǒng)的要求，就需要用多片同樣容量的芯片通過(guò)位擴(kuò)充的方法來(lái)滿足存儲(chǔ)器系統(tǒng)對(duì)字長(zhǎng)的要求。

第四十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/240例1用1K×4的2114芯片構(gòu)成lK×8的存儲(chǔ)器系統(tǒng)。由于芯片的容量為1K，故滿足存儲(chǔ)器系統(tǒng)的容量要求。但由于每個(gè)芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。這種擴(kuò)展存儲(chǔ)器的方法就稱(chēng)為位擴(kuò)展適用于多種芯片，如可以用8片2164A(64K×1)組成64K×8的存儲(chǔ)器等。

第四十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/241....A11A10譯碼器A9A9A0A0WRWEI/OI/OCS2114

(1)...D0D3D4D7A9A0WEI/OI/OCS2114

(2)...................8088Y0M/IO地址碼地址范圍A15…A12A11A10A9…A0…000…00000H………001…103FFH第四十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2422．存儲(chǔ)器芯片的字?jǐn)U充

如果存儲(chǔ)器芯片的字長(zhǎng)符合存儲(chǔ)器系統(tǒng)的要求，但其容量太小，可使用多片存儲(chǔ)器芯片進(jìn)行字?jǐn)U充。例2用2K×8的2716存儲(chǔ)器芯片組成8K×8的存儲(chǔ)器系統(tǒng)。由于每個(gè)芯片的字長(zhǎng)為8位，滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。但每個(gè)芯片容量為2K故需用4片2716進(jìn)行字?jǐn)U充。第四十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/243第四十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/244地址碼A15…A13A12A11A10A9…A0地址范圍芯片編號(hào)0…00000…0┇0…00011…10000H┇07FFH2716-10…00100…0┇0…00111…10800H┇0FFFH2716-20…01000…0┇0…01011…11000H┇17FFH2716-30…01100…0┇0…01111…11800H┇1FFFH2716-4根據(jù)硬件連線圖存儲(chǔ)器的地址分配范圍如下：

第四十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2453．同時(shí)進(jìn)行位擴(kuò)充與字?jǐn)U充

在有些情況下，存儲(chǔ)器芯片的字長(zhǎng)和容量均不符合存儲(chǔ)器系統(tǒng)的要求，需要用多片存儲(chǔ)器芯片同時(shí)進(jìn)行位擴(kuò)充和字?jǐn)U充，以滿足系統(tǒng)的要求。例3用1K×4的2114芯片組成2K×8的存儲(chǔ)器系統(tǒng)。第四十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/246例4一個(gè)存儲(chǔ)器系統(tǒng)包括2KRAM和8KROM，分別用1K×4的2114芯片和2K×8的2716芯片組成。要求ROM的地址從1000H開(kāi)始，RAM的地址從3000H開(kāi)始。試完成硬件連線及相應(yīng)的地址分配表。

第四十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/247一.利用門(mén)電路進(jìn)行地址譯碼A9A8A6A3A2A1A7A5A4A0AENCSA9A8A7A6A5A4A3A2A1A0AEN11010011100經(jīng)過(guò)譯碼后的端口號(hào)地址為：34EH第四十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/248

二.譯碼器進(jìn)行地址譯碼地址譯碼器常用74LS138，它的引腳和功能表如圖所示。

74LS138有三個(gè)使能端G1=1、G2A=0和G2B=0；

3個(gè)譯碼輸入端C、B、A決定8個(gè)輸出端的狀態(tài)。第四十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/249三.組合電路譯碼電路

A15A14A13

A12A11

1

0

0

0

0

Y0

0

1

Y1

1

0

Y2

1

1

Y3

8000H～87FFH8800H～8FFFH9000H～97FFH9800H～9FFFH第五十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/250四.二級(jí)譯碼電路

A15A14A13

A12A11

1

0

0

0

0

Y0

0

1

Y1

1

0

Y2

1

1

Y3

8000H～87FFH8800H～8FFFH9000H～97FFH9800H～9FFFH第五十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/251線選方式：使用1～2根地址線與門(mén)電路組合產(chǎn)生片選信號(hào)。特點(diǎn)：線路簡(jiǎn)單，但地址重疊區(qū)多。部分譯碼方式：使用多根地址線與譯碼器組合產(chǎn)生片選信號(hào)。特點(diǎn)：要有譯碼器，但仍存在地址重疊區(qū)。全譯碼方式：使用全部地址線與譯碼器組合產(chǎn)生片選信號(hào)。特點(diǎn)：要有譯碼器，無(wú)地址重疊區(qū)。譯碼方式：第五十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2521．設(shè)計(jì)一個(gè)存儲(chǔ)器系統(tǒng)，CPU為8088，RAM為16K，ROM為2K；地址從4000H開(kāi)始，ROM在高位地址，RAM在低位地址，現(xiàn)有兩種芯片：2K×8的EPROM芯片2716和8K×8的靜態(tài)RAM芯片6264。⑴畫(huà)出硬件連接圖⑵寫(xiě)出各芯片的地址范圍。第五十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2532．用64K*1位芯片構(gòu)成2MB存儲(chǔ)器系統(tǒng)

①芯片數(shù)目=()塊

②(

)塊的A1接在一起，每()塊的D1接在一起。

③每(

)塊的片選信號(hào)接在一起。④選用(

)個(gè)輸入，(

)個(gè)輸出的譯碼器控制芯片。一個(gè)譯碼器輸出控制(

)芯片的片選信號(hào)。⑤片內(nèi)尋址需(

)條地址線，選片尋址需(

)條地址線。2562563232581658第五十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/254

8086系統(tǒng)中字長(zhǎng)是16位，1M字節(jié)分為2個(gè)512K的存儲(chǔ)體，一個(gè)存儲(chǔ)體中的都是偶數(shù)地址，叫偶體，另一個(gè)都是奇數(shù)地址，叫做奇體。如下圖所示。第五十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/255訪問(wèn)一個(gè)存儲(chǔ)體，只需19位地址，用A1~A19

，

剩下一位A0用來(lái)區(qū)分訪問(wèn)那個(gè)存儲(chǔ)體。

A0=0時(shí)為訪問(wèn)偶存儲(chǔ)體，A0=1時(shí)為訪問(wèn)奇存儲(chǔ)體。信號(hào)：由該信號(hào)和A0的代碼組合和控制讀寫(xiě)操作，見(jiàn)下表A0操作（讀或?qū)懀?0從偶地址開(kāi)始，同時(shí)訪問(wèn)2存儲(chǔ)體，讀寫(xiě)一個(gè)字01只訪問(wèn)奇地址存儲(chǔ)體或I/O端口，讀寫(xiě)高位字節(jié)10只訪問(wèn)偶地址存儲(chǔ)體或I/O端口，讀寫(xiě)低位字節(jié)11無(wú)操作第五十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2564.5.1主存－Cache的層次結(jié)構(gòu)目前計(jì)算機(jī)使用的內(nèi)存主要為動(dòng)態(tài)RAM，它具有價(jià)格低，容量大的特點(diǎn)，但由于是用電容存儲(chǔ)信息，所以存取速度難以提高，在半導(dǎo)體存儲(chǔ)器中，雙極型靜態(tài)RAM的存取速度可與CPU速度處于同一數(shù)量級(jí)，但這種RAM價(jià)格較貴，功耗大，集成度低，要達(dá)到與動(dòng)態(tài)RAM相同的容量時(shí)，其體積就比較大，也就不可能將存儲(chǔ)器都采用靜態(tài)RAM。因此就產(chǎn)生出一種分級(jí)處理的辦法，即在主存和CPU之間加一個(gè)容量相對(duì)小的雙極型靜態(tài)RAM作為高速緩沖存儲(chǔ)器(簡(jiǎn)稱(chēng)Cache)

4.5高速緩沖存儲(chǔ)器Cache第五十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/257

對(duì)大量典型程序的運(yùn)行情況分析結(jié)果表明，在一個(gè)較短的時(shí)間內(nèi)，由程序產(chǎn)生的地址往往集中在存儲(chǔ)器邏輯地址空間的很小范圍內(nèi)。數(shù)據(jù)的這種集中傾向雖不如指令明顯，但對(duì)數(shù)組的存儲(chǔ)和訪問(wèn)以及工作單元的選擇也可以使存儲(chǔ)器地址相對(duì)集中。這種對(duì)局部范圍的存儲(chǔ)器地址頻繁訪問(wèn)，而對(duì)此范圍以外的地址則訪問(wèn)甚少的現(xiàn)象，稱(chēng)為程序訪問(wèn)的局部性。根據(jù)程序的局部性原理，在主存和CPU之間設(shè)置Cache，把正在執(zhí)行的指令地址附近的一部分指令或數(shù)據(jù)的副本從主存裝入Cache中，供CPU在一段時(shí)間內(nèi)使用，是完全可行的。第五十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/258管理這兩級(jí)存儲(chǔ)器的部件為Cache控制器(82385)，CPU和主存之間的數(shù)據(jù)傳輸都必須經(jīng)過(guò)Cache控制器，Cache控制器將來(lái)自CPU的數(shù)據(jù)讀寫(xiě)請(qǐng)求，轉(zhuǎn)向Cache存儲(chǔ)器，如果數(shù)據(jù)在Cache中，則CPU對(duì)Cache進(jìn)行操作，稱(chēng)為一次命中。命中時(shí)，CPU從Cache中讀(寫(xiě))數(shù)據(jù)。由于Cache速度與CPU速度相匹配，因此不需要插入等待狀態(tài)。目前，大容量的Cache存儲(chǔ)器使CPU訪問(wèn)Cache的命中率高達(dá)90％至99％，大大提高了CPU訪問(wèn)數(shù)據(jù)的速度，提高了系統(tǒng)的性能。第五十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/259

若數(shù)據(jù)塊不在Cache中，稱(chēng)為一次失敗（不命中）。如果是做讀操作，則CPU需從主存讀取信息的同時(shí)，Cache替換部件把該地址所在的那塊存儲(chǔ)內(nèi)容從主存拷貝到Cache中。如果是做寫(xiě)操作，很多計(jì)算機(jī)系統(tǒng)只向主存寫(xiě)入信息，不必同時(shí)把這個(gè)地址單元所在的整塊內(nèi)容調(diào)入Cache存儲(chǔ)器。這時(shí)，CPU必須在其機(jī)器周期中插入等待周期。第六十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2604.5.2Cache的基本工作原理

對(duì)典型程序的運(yùn)行情況分析結(jié)果表明，存在著對(duì)局部范圍的存儲(chǔ)器地址訪問(wèn)頻繁，而對(duì)此范圍以外的地址則訪問(wèn)甚少的現(xiàn)象，稱(chēng)為程序訪問(wèn)的局部性。設(shè)置Cache可將正在執(zhí)行的指令地址附近的一部分指令或數(shù)據(jù)從主存裝入Cache中，供CPU在一段時(shí)間內(nèi)使用，可提高指令執(zhí)行的速度。

Cache存儲(chǔ)器存放主存中的一部分程序塊和數(shù)據(jù)塊的副本，是以塊為單位的存儲(chǔ)方式。每一塊加有一個(gè)標(biāo)記，指明它是主存的哪一塊副本，Cache的容量和塊的大小是影響Cache效率的重要因素，常用“命中率”來(lái)測(cè)量Cache的效率。在Pentum以后的CPU中，集成了數(shù)據(jù)Cache和指令Cache，與主機(jī)板上的Cache存儲(chǔ)器形成兩級(jí)Cache結(jié)構(gòu)。第一、二級(jí)Cache結(jié)合，提高了命中率，加快了處理速度，使CPU對(duì)Cache的操作命中率高達(dá)98％以上。

第六十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2614.5.3Cache的基本操作

Cache作為存儲(chǔ)器，具有兩種基本操作，即讀操作和寫(xiě)操作。

CPU讀操作時(shí)分兩種情形：一是需要的數(shù)據(jù)已在Cache存儲(chǔ)器中，只需直接訪問(wèn)Cache存儲(chǔ)器；另一種是需要的數(shù)據(jù)未裝入Cache，CPU需從主存讀取信息。同時(shí)，Cache替換部件把該地址所在的存儲(chǔ)內(nèi)容塊從主存拷貝到Cache中。

CPU寫(xiě)操作時(shí)也分兩種情形：一是命中時(shí)，將新的內(nèi)容寫(xiě)入Cache存儲(chǔ)器中，并同時(shí)寫(xiě)入主存，保證主存和副本內(nèi)容一致，這種方法稱(chēng)寫(xiě)直達(dá)法或稱(chēng)通過(guò)式寫(xiě)(簡(jiǎn)稱(chēng)通寫(xiě)法)?？紤]到寫(xiě)入的數(shù)據(jù)往往是中間結(jié)果，每次都寫(xiě)入主存很浪費(fèi)時(shí)間，于是設(shè)計(jì)成每次只向Cache寫(xiě)入，并用標(biāo)志加以注明，直到Cache中被寫(xiě)過(guò)的塊要被新進(jìn)入Cache的信息塊取代時(shí)，才一次性寫(xiě)回主存。這種方法稱(chēng)為回寫(xiě)法。

第六十二頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/262地址映象地址映象：為了把信息放到Cache中，必須應(yīng)用某種函數(shù)把主存地址映象到Cache中定位。

地址變換：當(dāng)信息按這種映象關(guān)系裝入Cache后，系統(tǒng)在執(zhí)行程序時(shí)，應(yīng)將主存地址變換為Cache地址，這個(gè)變換過(guò)程叫做地址變換。

Cache中的一個(gè)存儲(chǔ)塊要與主存中的若干個(gè)存儲(chǔ)塊相對(duì)應(yīng)，即若干個(gè)主存地址將映象成同一個(gè)Cache地址。根據(jù)不同的地址對(duì)應(yīng)方法，地址映象的方式通常有

直接映象、全相聯(lián)映象和組相聯(lián)映象三種。第六十三頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2631．直接映象每個(gè)主存地址映象到Cache中的一個(gè)指定地址的方式稱(chēng)為直接映象。在直接映象方式下，主存中存儲(chǔ)單元的數(shù)據(jù)只可調(diào)入Cache中的一個(gè)固定位置，如果主存中另一個(gè)存儲(chǔ)單元的數(shù)據(jù)也要調(diào)入該位置，則將發(fā)生沖突。直接映象函數(shù)可定義為：

j＝imod2N

j是Cache中的塊號(hào)；i是主存中的塊號(hào)。Cache被分成2N塊，主存被分成同樣大小的2M塊。直接映象是一種最簡(jiǎn)單的地址映象方式，它的地址變換速度快，而且不涉及其它兩種映象方法中的替換策略問(wèn)題。缺點(diǎn)是不夠靈活，這使得Cache存儲(chǔ)空間得不到充分利用，并降低了命中率。尤其是當(dāng)程序往返訪問(wèn)兩個(gè)相互沖突的塊中的數(shù)據(jù)時(shí)，Cache的命中率將急劇下降。第六十四頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/264在這種映象方式中，主存的第0塊，第2N塊，…

第2N+l塊，…，只能映象到Cache的第0塊，而主存的第1塊，第2N十l塊，第2N+1十1塊，…，只能映象到Cache的第1塊，依次類(lèi)推。第六十五頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2652．全相聯(lián)映象全相聯(lián)映象方式是最靈活但成本最高的一種方式，它允許主存中的每一個(gè)字塊映象到Cache存儲(chǔ)器的任何一個(gè)字塊位置上，也允許從確實(shí)已被占滿的Cache存儲(chǔ)器中替換出任何一個(gè)舊字塊。當(dāng)訪問(wèn)一個(gè)塊中的數(shù)據(jù)時(shí)，塊地址要與Cache塊表中的所有地址標(biāo)記進(jìn)行比較以確定是否命中。在數(shù)據(jù)塊調(diào)入時(shí)，存在著一個(gè)比較復(fù)雜的替換策略問(wèn)題，即決定將數(shù)據(jù)塊調(diào)入Cache中什么位置，將Cache中哪一塊數(shù)據(jù)調(diào)出到主存。全相聯(lián)方法只有在Cache中的塊全部裝滿后才會(huì)出現(xiàn)塊沖突，所以塊沖突的概率低，Cache的利用率高。但全相聯(lián)Cache中塊表查找的速度慢，由于Cache的速度要求高，因此全部比較和替換策略都要用硬件實(shí)現(xiàn)，控制復(fù)雜，實(shí)現(xiàn)起來(lái)也比較困難。這是一個(gè)理想的方案，但實(shí)際上由于它的成本太高而不能采用。第六十六頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2663．組相聯(lián)映象

組相聯(lián)映象方式是全相聯(lián)映象和直接映象的一種折衷方案。這種方法將存儲(chǔ)空間分成若干組，各組之間是直接映象，而組內(nèi)各塊之間則是全相聯(lián)映象。在組相聯(lián)映象方式下，主存中存儲(chǔ)塊的數(shù)據(jù)可調(diào)入Cache中一個(gè)指定組內(nèi)的任意塊中。它是上述兩種映象方式的一般形式，如果組的大小為1時(shí)就變成了直接映象；如果組的大小為整個(gè)Cache的大小時(shí)就變成了全相聯(lián)映象。

組相聯(lián)映象方法在判斷塊命中以及替換算法上都要比全相聯(lián)映象方法簡(jiǎn)單，塊沖突的概率比直接映象方法的低，其命中率也介于直接映象和全相聯(lián)映象方法之間。Cache的命中率除了與地址映象的方式有關(guān)外，還與Cache的容量有關(guān)，Cache容量大，命中率高，但達(dá)到一定容量后，命中率的提高就不明顯了。

第六十七頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/267組相聯(lián)映象函數(shù)可定義為：j＝（INT(i/2R)mod2C）×2R十k

Cache子塊分成2C組，每組包含2R個(gè)字塊主存字塊MM(i)

(0≤i≤2M-1)可以用映象函數(shù)映象到Cache字塊MN(j)

(0≤j≤2N-1)上例如，設(shè)C＝3位，R＝1位，主存字塊15可映象到Cache的哪一個(gè)字塊中。j＝（INT(i/2R)mod2C）×2R十k

＝(15/2mod8)×2十k

＝7×2十k

＝14十k0≤k≤2R-1＝2-1＝1即：

k＝0或1

代入后得j＝14(k＝0)或15(k＝1)。主存模塊i=15可映象到Cache字塊j=14或15，在第7組。同法可計(jì)算主存字塊i=17可映象到Cache的第0塊或第1塊,在第0組。

第六十八頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2684.5.4替換策略

當(dāng)新的主存字塊需要調(diào)入Cache存儲(chǔ)器而它的可用位置又已被占滿時(shí)，就產(chǎn)生替換策略問(wèn)題。常用的兩種替換策略是：先進(jìn)先出(FIFO)策略和近期最少使用(LRU)策略。1．先進(jìn)先出(FIFO)策略

FIFO（FirstInFirstOut）策略總是把一組中最先調(diào)入Cache存儲(chǔ)器的字塊替換出去，它不需要隨時(shí)記錄各個(gè)字塊的使用情況，所以實(shí)現(xiàn)容易，開(kāi)銷(xiāo)小。2．近期最少使用(LRU)策略

LRU(LeastRecentlyUsed)策略是把一組中近期最少使用的字塊替換出去，這種替換策略需隨時(shí)記錄Cache存儲(chǔ)器中各個(gè)字塊的使用情況，以便確定哪個(gè)字塊是近期最少使用的字塊。LRU替換策略的平均命中率比FIFO要高，并且當(dāng)分組容量加大時(shí)，能提高該替換策略的命中率。

第六十九頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2694.5.5PIII中采用的Cache技術(shù)

PentiumII有2級(jí)Cache，L1為32kB(指令和數(shù)據(jù)Cache16kB)，L2為512kB。PentiumII的L2Cache與CPU通過(guò)專(zhuān)用64位高速緩存總線相聯(lián)，與其它元器件共同被組裝在同一基板上。

PentiumIII具有32kB非鎖定L1Cache和512kB非鎖定L2Cache。L2可擴(kuò)充到1～2MB，具有更合理的內(nèi)存管理，可以對(duì)大于L2緩存的數(shù)據(jù)塊進(jìn)行處理，使CPU、Cache和主存存取更趨合理，提高了系統(tǒng)整體性能。對(duì)于可緩存的內(nèi)容，PIII通過(guò)預(yù)先讀取期望的數(shù)據(jù)到高速緩存里來(lái)提高速度和命中率，減少了存取時(shí)間。為進(jìn)一步發(fā)揮Cache的作用，PentiumIII處理器中新增加了一組緩存控制指令。緩存控制指令有兩類(lèi)。一類(lèi)是數(shù)據(jù)預(yù)存取(Prefetch)指令，能夠增加從主存到緩存的數(shù)據(jù)流；另一類(lèi)是內(nèi)存流優(yōu)化處理(MemoryStreaming)指令，能夠增加從處理器到主存的數(shù)據(jù)流。

第七十頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2704.6.1主存-輔存層次結(jié)構(gòu)

主存一般由半導(dǎo)體器件構(gòu)成，輔存一般為磁存儲(chǔ)器和光存儲(chǔ)器。主存的速度遠(yuǎn)高于輔存，但輔存成本低，容量大，而且斷電后信息不會(huì)丟失。

CPU不能直接訪問(wèn)輔存，輔存主要用于存放大量程序、數(shù)據(jù)文件。當(dāng)CPU執(zhí)行某程序時(shí)，在存儲(chǔ)管理軟件和有關(guān)硬件的支持下，將程序從輔存調(diào)入主存，再由CPU執(zhí)行，這樣便形成了主-輔存的存儲(chǔ)層次。主存-輔存層次解決了存儲(chǔ)器的大容量要求和低成本之間的矛盾，其速度接近于主存的速度，其容量則接近于輔存的容量，經(jīng)過(guò)不斷發(fā)展和完善，就逐步形成了現(xiàn)在廣泛使用的虛擬存儲(chǔ)系統(tǒng)。4.6虛擬存儲(chǔ)器第七十一頁(yè)，共七十七頁(yè)，2022年，8月28日2023/3/2714.6.2虛擬存儲(chǔ)器的基本概念1.什么叫虛擬存儲(chǔ)器(VirtalMemory)

虛擬存儲(chǔ)器是建立在主存-輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)存儲(chǔ)管理軟件組成的一種存儲(chǔ)體系，它將主存和輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲(chǔ)空間。程序運(yùn)行時(shí)，附加的輔助硬件機(jī)構(gòu)和存儲(chǔ)管理軟件會(huì)把輔存的程序一塊塊自動(dòng)調(diào)入主存由CPU執(zhí)行，或從主存調(diào)出。用戶感覺(jué)到的不再是處處受主存容量限制的存儲(chǔ)系統(tǒng)，而是好象具有一個(gè)容量充分大的存儲(chǔ)器。實(shí)質(zhì)上CPU仍只能執(zhí)行調(diào)入主存的程序，所以這樣的存儲(chǔ)體系稱(chēng)為“虛擬存