第7章大規(guī)模集成電路

7.1存儲器

7.2邏輯陣列器件

退出7.1存儲器7.1.1隨機存儲器（RAM）

7.1.3存儲器的作用

退出7.1.2只讀存儲器（ROM）

RAM的基本結構

RAM的基本結構如下圖所示的三個部分：存儲矩陣、地址譯碼器和讀寫電路地址片選信號讀寫控制信號數據輸入和輸出信號7.1.1隨機存儲器（RAM）在加電狀態(tài)下，隨機存儲器（RandomAccessMemory簡稱RAM）允許隨時對其中任一存儲單元進行讀/寫操作，斷電后信息便完全消失。它在計算機中用于存放隨時可能更換的程序或改寫的數據

隨機存儲器有靜態(tài)與動態(tài)兩種

（1）靜態(tài)RAM靜態(tài)RAM的存儲功能是用數據鎖存器實現的。這種RAM存儲信息的性能穩(wěn)定，在正常加電狀態(tài)下可永久不變。這種RAM的讀/寫操作速度快（尤其是TTL電路結構的），但集成度低，功耗大，多用于小規(guī)模的微控系統(tǒng)中。（二）動態(tài)RAM這是一動態(tài)存儲單元，靠柵極電容C1及C2存儲電荷。如要寫入“1”，只需在數據線D上作用“1”便可以給C2充上足夠的電荷，而C1則不被充電，表示記入了“1”當刷新端加高電壓時，負載管T3、T4導通，同時行線加高電壓使T6、T5也導通，構成R-S觸發(fā)器，觸發(fā)器的狀態(tài)由C1及C2中的電壓決定柵極電容保留信息只有一段時間，需定期地給它刷新，以免信息丟失，所以在每一行上設有刷新電路。當X、Y線均為高電平時，T5、T6、T7及T8都導通，此單元接至數據線，ROM的分類掩膜ROM：不能改寫。PROM：只能改寫一次。EPROM：可以改寫多次。存儲器的分類RAM：在工作時既能從中讀出（取出）信息，又能隨時寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時只能從中讀出信息，不能寫入信息，且斷電后其所存信息在仍能保持。7.1.2只讀存儲器ROM）ROM的結構及工作原理1、ROM的結構存儲容量＝字線數×位線數＝2n×b（位）存儲單元地址2、ROM的工作原理4×4位ROM地址譯碼器存儲體存儲內容A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1ROM的簡化畫法地址譯碼器產生了輸入變量的全部最小項存儲體實現了有關最小項的或運算與陣列固定或陣列可編程連接斷開7.1.3存儲器的作用EPROM芯片２７２５６正常使用時，VCC=5V，VPP=5V。編程時，VPP=25V。OE為輸出使能端，OE=0時允許輸出；OE=1時，輸出被禁止，ROM輸出端為高阻態(tài)。CS為片選端，CS=0時，ROM工作；CS=1時，ROM停止工作，且輸出為高阻態(tài)（不論OE為何值）。1、位擴展（字長的擴展）地址線及控制線分別并聯輸出一個作為高8位，另一個作為低8位用兩片27256擴展成32k×16位EPROM2、字擴展（字數擴展，地址碼擴展）用4片27256擴展成4×32k×16位EPROMOE端、輸出線及地址線分別并聯高位地址A15、A16作為2線-4線譯碼器的輸入信號，經譯碼后產生的4個輸出信號分別接到4個芯片的CS端7.2邏輯陣列器件7.2.1可編程邏輯陣列器件（PLA）

7.2.2通用邏輯陣列器件（GAL）

退出可編程邏輯陣列PLA和PROM相比之下，有如下特點：（一）PROM是與陣列固定、或陣列可編程，而PLA是與和或陣列全可編程。（二）PROM與陣列是全譯碼的形式，而PLA是根據需要產生乘積項，從而減小了陣列的規(guī)模。（三）PROM實現的邏輯函數采用最小項表達式來描述；而用PLA實現邏輯函數時，運用簡化后的最簡與或式，即由與陣列構成乘積項，根據邏輯函數由或陣列實現相應乘積項的或運算。（四）在PLA中，對多輸入、多輸出的邏輯函數可以利用公共的與項，因而，提高了陣列的利用率。7.2.1可編程邏輯陣列器件（PLA）例4:

試用PLA實現四位自然二進制碼轉換成四位格雷碼。（1）設四位自然二進制碼為B3B2B1B0，四位格雷碼為G3G2G1G0，其對應的真值表如下表所示。根據表列出邏輯函數并簡化，得最簡輸出表達式如下：（2）轉換器有四個輸入信號，化簡后需用到7個不同的乘積項，組成4個輸出函數，故選用四輸入的7×4PLA實現，下圖是四位自然二進制碼轉換為四位格雷碼轉換器PLA陣列圖。7項右圖僅用了七個乘積項，比PROM全譯碼少用9個，實現的邏輯功能是一樣的。從而降低了芯片的面積，提高了芯片的利用率，所以用它來實現多輸入、多輸出的復雜邏輯函數較PROM有優(yōu)越之處。PLA除了能實現各種組合電路外，還可以在或陣列之后接入觸發(fā)器組，作為反饋輸入信號，實現時序邏輯電路。采用E2CMOS工藝和靈活的輸出結構，有電擦寫反復編程的特性。與PAL相比，GAL的輸出結構配置了可以任意組態(tài)的輸出邏輯宏單元OLMC（OutputLogicMacroCell），7.2.2通用邏輯陣列器件（GAL）GAL和PAL在結構上的區(qū)別見下圖：PAL結構GAL結構適當地為OLMC進行編程，GAL就可以在功能上代替前面討論過的PAL各種輸出類型以及其派生類型（一）GAL器件結構和特點

GAL器件型號定義和PAL一樣根據輸入輸出的數量來確定，GAL16V8中的16表示陣列的輸入端數量，8表示輸出端數量，V則表示輸出形式可以改變的普通型1.GAL16V8的基本結構（下圖）8個