第2章8086CPU結(jié)SRAM2114和DRAM EPROM2764和EEPROM第2章8086CPU結(jié)8086微處理器內(nèi)8086總線的工作周8086微處理器外部8086微處理器 器組2.48086微處理器 器組 80X86系列微處理器簡例題解上下上下結(jié)8086微處理器內(nèi)部基本結(jié)8086CPU的內(nèi)部結(jié)8088的內(nèi)部結(jié)構(gòu)總線接口單元B管理8088與系統(tǒng)總線的接口，負(fù)責(zé)CP對 器和外設(shè)進(jìn)行執(zhí)行單元EU——負(fù)責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)兩個(gè)單元可以并行執(zhí)行，實(shí)現(xiàn)指令取指和執(zhí)行的流水線操作上下上下結(jié)8088的內(nèi)部結(jié)

地址加法

通用寄存

段寄存控制電控制電

內(nèi)部暫存內(nèi)部暫存控制電1234指令隊(duì)標(biāo)志寄存執(zhí)行部件

總線接口部件上下上下結(jié)執(zhí)行部⑴EU算術(shù)邏輯運(yùn)算 通用寄存④數(shù)據(jù)暫它協(xié)助ALU完成運(yùn)算，暫存參加運(yùn)算的數(shù)⑤EU控制電上下上下結(jié)總線接口部BIU的組總線接口單元BIU由個(gè)位地址加法器、個(gè)位段寄存器、個(gè)①地址加法器和段寄②16位指令指針指令隊(duì)列緩沖總線控制邏

上下上下結(jié)2.1.28086CPU寄存器結(jié)8086的寄存器都為16位，分為通用寄存 指令指針寄存1標(biāo)志寄存1段寄存4掌握通用寄存器的作用熟悉中各個(gè)標(biāo)志的含義切實(shí)理解 器組織和 空間分段的概念8086CPU內(nèi)部寄存器如圖2.2通用寄存8086的16位通用寄其中，前4對其中某個(gè)8位寄存器的操作，并不影響它所對應(yīng)的另外一個(gè)8位寄存器。數(shù)據(jù)寄存數(shù)據(jù)寄存器用來存放計(jì)算的結(jié)果和操作每個(gè)寄存器又有它們各自 目的AX——16位累加器，使用頻度最高，用于算術(shù)、邏輯運(yùn)算以及與外設(shè)傳送信息等；AL為8位累加器。B——基址寄存器，常用來做基址指針，指一批連續(xù)存放操作數(shù)的 址。C——D——數(shù)據(jù)寄存器，用來存放外設(shè)端口的16位地址，或雙字長數(shù)據(jù)的高16上下上下結(jié)變址寄存變址寄存器常用 器尋址時(shí)提供地SI是源變址寄存DI是目的變址寄上下上下結(jié)指針寄存指針寄存器用于尋址內(nèi)存堆棧內(nèi)的數(shù)SP為堆棧指針寄存器，指示棧頂?shù)钠獴P為基址指針寄存器，表示數(shù)據(jù)在堆段中 SP/BP寄存器與SS段寄存器聯(lián)合使用確定堆棧段中 單元地上下上下結(jié)指令指針寄存器它與代碼段寄存器S聯(lián)用，確定下一條指令計(jì)算機(jī)通過CSIP寄存器來取指，從而控制IP寄存器是一 寄存器，用戶不能直。上下上下結(jié)標(biāo)志寄存標(biāo)志（Flag）654365432上下結(jié)控 反映上下結(jié)

反應(yīng)運(yùn)算過標(biāo)志的作狀態(tài)標(biāo)志——用來記錄程序運(yùn)行結(jié)果的狀態(tài)CFOF SFZFDFIF上下上下結(jié)進(jìn)位標(biāo)志CF（Carry當(dāng)運(yùn)算結(jié)果的最高有效位有進(jìn)位（加法）或借位（減法）時(shí)，進(jìn)位標(biāo)志置，即F=。例如（以8位運(yùn)算為例，8088中為16位3AH 沒有進(jìn)位AAH+

有進(jìn)上下上下結(jié)符號(hào)標(biāo)志SF（Sign 3AH+ 86H+ 有符號(hào)數(shù)利用最高有效位（MSB）來表示它的符號(hào)。所以，運(yùn)算結(jié)果的MSB與符號(hào)標(biāo)志F上下上下結(jié)奇偶標(biāo)志PF（Parity當(dāng)運(yùn)算結(jié)果最低字節(jié)中“1”的個(gè)數(shù)為零或偶數(shù)時(shí)，；否則P（奇校驗(yàn)）。例如3AH+ 結(jié)果中有5個(gè)1，是奇數(shù)，則注意：標(biāo)志僅反映最低8位中“1”的個(gè)數(shù)是偶或奇，即使是進(jìn)行16位字操作。上下上下結(jié)溢出標(biāo)志OF（Overflow3AH+AAH+問題什么是溢溢出和進(jìn)位有

產(chǎn)生溢沒有溢處理器怎么處如何判斷是上下上下結(jié)輔助進(jìn)位標(biāo)志AF（AuxiliaryCarry運(yùn)算時(shí)D3位（低半字節(jié)）有進(jìn)位或借位時(shí)，；否則AF=0。3AH+7CH＝B6H 上下上下結(jié)方向標(biāo)志DF（Direction設(shè)置＝0，串操作后器地址自動(dòng)增量（增址）置D＝1，串操作后器地址自動(dòng)減量（減址）。CLD指令復(fù)位STD指令置位上下上下結(jié)中斷允許標(biāo)志IF（Interrupt-enable 設(shè)置IF＝0， 中斷CLI指令復(fù)位STI指令置位上下上下結(jié)陷阱標(biāo)志TF（Trap用于控制處理器是否進(jìn)入單步執(zhí)行方式設(shè)置TF＝0，處理器正常設(shè)置TF＝11（稱單步中斷）TF也被稱為單步標(biāo)志單步執(zhí)行和利用單步中斷可對程序進(jìn)行逐條指令的調(diào)試。這種逐條指令調(diào)試程序的方法就是單步調(diào)試。上下上下結(jié)8086總線的工作周時(shí)鐘周期(ClockCycle):執(zhí)行指令的一系列操作都時(shí)鐘脈沖時(shí)間稱為一個(gè)時(shí)鐘周期(ClockCycle)。時(shí)8086CPU與外部交換信息總是通過總線進(jìn)行的。CPU從 器或外設(shè)存或取一個(gè)字節(jié)或字所需的時(shí)間稱為總線周期(BusCycle)。一個(gè)基本的總線周期由四個(gè)時(shí)鐘周期組成，分別稱為T1、T2、T3和時(shí)鐘周期，或T狀態(tài)(State)。上下結(jié)指令周期上下結(jié)8086微處理器外部基本引腳與工作模兩種組態(tài)最小組態(tài)模構(gòu)成小規(guī)模的應(yīng)用系8088本身提供所有最大組態(tài)模器和總線控制 共同形成系統(tǒng)總線信上下上下結(jié)別MN/MX*接高電平為最小組態(tài)MN/MX*接低電平為最大組態(tài)IBMPC/XT采用最大組兩IBMPC/XT采用最大組本書以最小組態(tài)展開基本原上下上下結(jié)2.3.28086微處理器外部基本引

AD16/S3AD17/S4AD18/S5AD19/S612345123456789

M/IODT/

(RQ)*/GT0*)(RQ1*/GT1*)(S2*(S1*(S0上下結(jié)2.兩種模式下含義不同的引腳信數(shù)據(jù)數(shù)據(jù)和地址引讀寫控制引中斷請求和響應(yīng)引總線請求和響應(yīng)引其它引上下上下結(jié)數(shù)據(jù)和地址引地址/數(shù)據(jù)分時(shí)復(fù)用引腳，雙向、三在器或外設(shè)的總線操作周期中，這些引腳在第一個(gè)時(shí)鐘周期輸出器或其他時(shí)間用于傳送8位數(shù)據(jù)上下上下結(jié)數(shù)據(jù)和地址引腳（續(xù)中間8位地址引腳，輸出、三 上下上下結(jié)數(shù)據(jù)和地址引腳（續(xù)地址/狀態(tài)分時(shí)復(fù)用引腳，輸出、三 其他時(shí)間輸出狀態(tài)信號(hào)上下上下結(jié)讀寫控制引ALE（AddressLatch地址鎖存允許，輸出、三態(tài)、高電平有ALE引腳高有效時(shí)，表示復(fù)用引腳：～AD0和A19/S6～A16/S3正在傳送地址信上下上下結(jié)讀寫控制引腳（續(xù)IO/M*（InputandI/O ，輸出、三該引腳輸出高電平時(shí)，表示CPUI/O端口，這時(shí)地址總線A15～A0提供16I/O口地 上下上下結(jié)讀寫控制引腳（續(xù)寫控制，輸出 讀控制，輸出 上下上下結(jié)讀寫控制引腳（續(xù)IO/M*、WR*和RD*是最基本的控制信組合后，控制4種基本的總線周總線周低高低器低低高器I/O高高低I/O高低高上下上下結(jié)

讀寫控制引腳（續(xù)器或I/O口就緒，輸在總線操作周期中，8088CPU會(huì)在第3個(gè)時(shí)鐘周如果測到高有效，CPU直接進(jìn)入第4個(gè)時(shí)鐘周如果測到無效，CPU將插入等待周期CPU在等待周期中仍然要監(jiān)測READY信號(hào)，有效則進(jìn)入第4個(gè)時(shí)鐘周期，否則繼續(xù)插入等待周期w。上下上下結(jié)2.讀寫控制引腳（續(xù)DEN*（Data數(shù)據(jù)允許，輸出、三態(tài)、低電平有可利用他來控制對數(shù)據(jù)總線的驅(qū)動(dòng)DT/R*（Data數(shù)據(jù)發(fā)送/接收，輸出、三該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流高電平時(shí)數(shù)據(jù)自CPU輸出（發(fā)送低電平時(shí)數(shù)據(jù)輸入CPU（接收上下上下結(jié)讀寫控制引腳（續(xù)SS0*（SystemStatus最小組態(tài)模式下的狀態(tài)輸出信它與IO/M*和DT/R*一道，通過編碼指CPU在最小組態(tài)下的8種工作狀取器器過渡狀

中斷響I/O 對I/O暫上下上下結(jié)中斷請求和響應(yīng)引INTR（Interrupt可中斷請求，輸入、高電平有上下上下結(jié)3.中斷請求和響應(yīng)引腳（續(xù)INTA*（Interrupt 中斷響應(yīng)，輸出、低電平有效響應(yīng)信號(hào)，以便通知外設(shè)他們的中斷請求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量號(hào)送到上下上下結(jié)中斷請求和響應(yīng)引腳（續(xù)NMI（Non-Maskable不 中斷請求，輸入、上升沿有當(dāng)系統(tǒng)發(fā)生緊急情況時(shí)，可通過他CPU申請不 中斷服上下上下結(jié)總線請求和響應(yīng)引上下上下結(jié)總線請求和響應(yīng)引腳（續(xù)HLDA（HOLD總線保持響應(yīng)（即總線響應(yīng)），輸出、高電平有效有效時(shí)，表示CPU放此時(shí)CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請求設(shè)待到總線請求信號(hào)HOLD無效，總線響應(yīng)信HLDA也轉(zhuǎn)為無效，CPU重新獲得總線控制上下上下結(jié)

其它引復(fù)位請求，輸入、高電平有 上下上下結(jié)其它引腳（續(xù)時(shí)鐘輸系統(tǒng)通過該引腳給CPU提供內(nèi)部定時(shí)信8088的標(biāo)準(zhǔn)工作時(shí)鐘為IBMPC/XT機(jī)的8088采用了4.77MHz的時(shí)上下上下結(jié)

其它引腳（續(xù)電源輸入，向CPU提供＋5V電接地，向CPU提供參考地電 組態(tài)選擇，輸上下上下結(jié)

其它引腳（續(xù)測試，輸入、低電平有該引腳與WAIT指令配合使對該引腳進(jìn)試：如果無效，則程序踏步并繼也就是說，WAIT指令使CPU產(chǎn)生等待，直到引在使用協(xié)處理器8087時(shí)，通過引腳和WAIT可使與的操作保持同步上下上下結(jié)“引腳”小8位數(shù)據(jù)線20位地址控制線

ALE、IO/M*、WR*、RD*、上下上下結(jié)“引腳”提提提問之CPU引腳是如解答：總線形CPU引腳是實(shí)現(xiàn)總線操作、控解答：總線時(shí)上下上下結(jié)最小組態(tài)的總線

（1）20位地址總線采用3個(gè)三態(tài)透明鎖存器8282進(jìn)行鎖存和驅(qū)（2）8位數(shù)據(jù)總線采用數(shù)據(jù)收發(fā)器8286進(jìn)行驅(qū)（3）系統(tǒng)控制信號(hào)由8088引腳直接

上下上下結(jié)最大組態(tài)的引腳8088的數(shù)據(jù)地址等引腳在最大組態(tài)與最小組態(tài)時(shí)號(hào)，由總線控制器828譯碼產(chǎn)生系統(tǒng)控制信號(hào)：S2*、S1*、S0*——3個(gè)狀態(tài)信號(hào)LOCK*——總 信QS1、QS0——指令隊(duì)列狀態(tài)信RQ*/GT0*、RQ*/GT1*——2個(gè)總線請求/同意信上下上下結(jié)系統(tǒng)總線最大組態(tài)的系統(tǒng)總線 采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器4通過三態(tài)雙向緩沖器74LS245形成和驅(qū)⑶系統(tǒng)控制主要由總線控制器8288形MEMR*、MEMW*、IOR*、IOW*、 上下上下結(jié)20位地址總線的形采用3個(gè)8282進(jìn)行鎖存和驅(qū) 8282是三態(tài)透明鎖存器，類似 和通用數(shù)字集成電三態(tài)輸輸出控制信號(hào)無效時(shí)，不允許數(shù)據(jù)輸出，呈高阻狀 透明：鎖上下上下結(jié)補(bǔ)充：三態(tài)門和D觸發(fā)三態(tài)門器件共用總線時(shí)，一般使用需要使用總線不使用的時(shí)候D觸發(fā)器上下上下結(jié)D觸發(fā)QQDC電平鎖存QQDC電平鎖存高電平通過，低電平上升沿鎖通常用負(fù)脈沖觸發(fā) Q 上升沿鎖負(fù)脈沖的上升S 帶有異步置 電平控制的鎖上上下結(jié)具有異 TTL上升沿鎖存上下上下結(jié)具有三態(tài)輸出TTL電平鎖存LE電平鎖存引OE*輸出允許引上下上下結(jié) 具有三態(tài)輸出TTL電平鎖存STB電平鎖存引OE*輸出允許引上下上下結(jié) T為低平時(shí)輸出為高阻抗（三態(tài)T為高電平 輸出為輸入的反

T上下結(jié)上下結(jié)雙4位單向緩沖分成4位的兩控制端低電平有輸出與輸入同上下上下結(jié) OE*＝1，不導(dǎo)上下上下結(jié) 8位雙向緩控制端連接在一低電平有可以雙向?qū)л敵雠c輸入同 OE*＝1，不導(dǎo)上下上下結(jié)8位雙向緩控制端連接在一低電平有可以雙向?qū)л敵雠c輸入同 E*＝1，不導(dǎo)上下上下結(jié)8位數(shù)據(jù)總線的采用數(shù)據(jù)收發(fā)器8286進(jìn)行 上下上下結(jié)由8088引腳直接提其它信號(hào)的情況看詳其上下上下結(jié)器的分段結(jié)構(gòu)和物理地址的形器的分段結(jié)8088有20該地址稱 上下上下結(jié)器的分段管由于中的地址寄存器都是位的，用戶不能直接使用位的物理地址，編程時(shí)需要使用邏輯地址來尋址單元。段的起始地址段內(nèi)的偏移地址（16位段地址）：（16位偏移量上下上下結(jié)器的分段管 段的20位的起始地址（xxxxxH）其低4位必須為（xxxx0H），所以可以將它們省略，然后用1個(gè)16表示表示段的首地每段長度限21=64KB，所以段內(nèi)偏移地址可以用1個(gè)16位數(shù)來表示）；所以有段的起始地址內(nèi)的偏移（16位段地址）：（16位偏移量上下上下結(jié)器的分段管邏輯地址的表示——段地址：偏移段某邏輯低

某尋址單上下上下結(jié)器的分段管1MB最多可分為16個(gè)不重迭的段。實(shí)際上， 上下上下結(jié)物理地址和邏輯 FFFFFH），20位，該地址在指令執(zhí)行時(shí)由地址加地址加法器的具體做法：段地址左移4位，然后加上偏移地址就得到20位物理地址。用戶編程時(shí)采用邏輯地址，其形式為段的首地址段內(nèi)偏移地址它們由兩個(gè)16位的無符號(hào)數(shù)構(gòu)成。邏輯地址“1460H:100H物理地址上下上下結(jié)數(shù)據(jù) 格計(jì)算機(jī)中位（bit）、字節(jié)（byte）字（word）、雙字（doubleword） 器中，信息 單元是：字80x86微處理器小端方式（little的數(shù)據(jù)如果對齊邊界，則存取速度較上下上下結(jié)8086 格上下上下結(jié)信息的表示單位 一位二進(jìn)制數(shù)：0或1字節(jié)Byte字

8位二進(jìn)制16位/2個(gè)字

D15～D0雙字Double：32位/4個(gè)字

D31～D0最低有效位LSB（LeastSignificantBit）：指最高有效位MSB（MostSignificantBit）：指數(shù) 上下上下結(jié)單元及 內(nèi)每 單元都有一個(gè)編號(hào)— 器地每 單元存放一個(gè)字節(jié)的內(nèi)例如：0002H單元存放有一個(gè)數(shù)據(jù)上下上下結(jié)小端方多字節(jié)數(shù)據(jù) 器中占據(jù)多個(gè)連續(xù) 單元存放時(shí)，低字節(jié)存于低地址，高字節(jié)存于高地址多字節(jié)數(shù)據(jù)占據(jù)的地址空間用它的低地址來例如2號(hào)“字”單元 [0002H]=2號(hào)“雙字”單元 [0002H] 上下上下結(jié)數(shù)據(jù)的地址對 movwordptr[2000H],movbyteptr[2000H],將字單元安排在偶地址（xx……….xx0B），將雙字單元安排在模4地址（xx………xx00B）的做法，被對于地址不對齊的數(shù)據(jù)，處理器時(shí)，需要付出額外的時(shí)間。上下結(jié)上下結(jié)8086微處理器的時(shí)時(shí)序（Timing）是指信號(hào)高低電（有效或無效）變化及相互間的間順序關(guān)系總線時(shí)序描述CPU引腳如線操

什么是總線操作上下上下結(jié)8086微處理器的時(shí)序（續(xù)8088的總線操作主要器讀、I/O讀操器寫、I/O寫操中斷響應(yīng)操總線請求及響應(yīng)

什么是總線周期CPU操作的空閑狀態(tài)上下上下結(jié)8086微處理器的時(shí)序（續(xù)2）作數(shù)到執(zhí)行完成的過程8088的基本總線周期需要4個(gè)周期編號(hào)為T1、T2、T3和總線周期中的時(shí)鐘周期也被稱

何時(shí)有總線周期時(shí)鐘周當(dāng)需要延長總線周期時(shí)需要插入等待狀態(tài)上下上下結(jié)8086微處理器的時(shí)序（續(xù) 任何一條 單元為源操作數(shù)的指令都將 器讀總線周期，任何一條 單元 目的操作數(shù)的指令都將引 器如何實(shí)現(xiàn)同步只有執(zhí)行IN指令才出現(xiàn)I/O讀總OUT指令才出現(xiàn)I/O寫總線周CPU響應(yīng) 中斷時(shí)生成中斷響應(yīng)總線周上下上下結(jié)8086微處理器的時(shí)序（續(xù)總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)CPU總線周期采用同步時(shí)序各部當(dāng)相互不能配合時(shí)，快速部件（CPU）待狀態(tài)等待慢速部件（I/O和 器）上