第四章第四章組合邏輯電路主要要一、組合邏輯電路的概數(shù)字電路根據(jù)邏輯功能特點組合邏輯組合邏輯時序邏輯于該時刻輸入信號的組與電路原有的狀態(tài)有關的電路二、組合邏輯電路的特點與描述方組合邏輯電路的邏輯功沒沒 功能組合電路的組 組合邏輯電路的分一、組合邏輯電路的基本分根據(jù)給定邏輯圖寫出輸出邏輯式，并進行必要的分析邏輯功列真值下圖所示邏輯 B ：(1：(1)寫出輸出邏1YA1

輸 1 11 1 YAB(AB)C'(ABA'B'CA'BC'AB'C'((3)分析邏輯功

1 1 1 1A、B、C三個輸入變量中，有奇數(shù)個時，輸出為1，否則輸出為0。因此，示電路為三位判奇電路，又稱奇校驗電。

析下圖電路(2)列(2)列真輸入輸出 0000000110010100110110010101011100111111：解(1)寫出輸出邏：Si

將兩個一位二進制數(shù)Ai、Bi與低位來的位Ci-相加將兩個一位二進制數(shù)Ai、Bi與低位來的位Ci-相加，Si為本位和，Ci為產(chǎn)生進位。這種功能的電路稱為全加器AB' A'B A ((3)分析邏輯功二、組合邏輯電路的基本設計方

0，何時取值1然后分析輸出變量和輸入變量根據(jù)真值表用代數(shù)法或卡諾圖法求最簡與或式，然后根據(jù)題中對門電路類型的要求，將最簡與或式變(一)單輸出組合邏輯電路設計舉計一個A、B、C三人表決電路。當表決某個提案時，(1)分析設計要求，列(1)分析設計要求，列出真值輸入輸A、B、C同意提案時取值1，不同意時取值為0；Y Y0000表決結果，提案通過則取值為0010否則取值為0?？傻谜嬷当砣缬?1000110(2)化簡輸出函，并求最簡與非1000101111011111數(shù)數(shù)00000111 0000011101

((ACAB)')'((AC)'(AB)'YY((AC)'(AB)'(二)多輸出組合邏輯電路設計：將兩個1位二進：將兩個1位二進輸入輸入輸出 0000011010101101SiAiCi=Ai若干常用的組合邏輯電 主要要求理解編碼的概念理解常用 的類型、邏輯功能和使用方法一、 的概念與類 (即信

實現(xiàn)編碼功能的電二-十進制二-十進制 000000000 000000001001000000100001000001100001000100000001001010000001011000000001111YI'I'I'II'I'I'I'I'I'II'I'I'I'I I'II'I'I'I'I'I'II'I'I'I'I'I'I 利用無關項化簡Y2I4Y1I2Y0I1

I5I6I3I6I3I5二、優(yōu)先普通普通在何時刻只允許入端請輸出發(fā)。 Y2Y11000000000001000000001001000000100001000001100001000100000001001010000001011000000001111 輸出 輸出 1111 10110 00101 00100 00011 00010 00001 00000（設I7優(yōu)先權最I0優(yōu)先權最低 5Y2 5

I'

I'I'

I'I'I' 762

AA'BA44編8線—3線優(yōu)先 優(yōu)先優(yōu)編 允許幾個輸入端同時加上信號先別最高的信號進行編碼。I0～I7Y2～Y

：輸入，低電平有效，優(yōu)先級別依次為I7 ～I0：編碼輸出 ：使能輸入端

＝０時，編碼 ＝１時 編碼 ：使能輸出

Ys=0,表示 輸出固定為111，允許其 工作YEX：擴展輸出端，編碼狀態(tài)下（=0），若有輸入信號YEX=0。表 已經(jīng)開始工作，且有優(yōu)先碼輸出74HC148的功能 輸出S'I0I1I2I3I4I5I6I7Y2Y Y Y Y E1XXXXXXXX1 110111111111 010XXXXXXX00 100XXXXXX010 100XXXXX0110 100XXXX01110 100XXX011111 100XX0111111 100X01111111 100011111111 10實例（8－3線優(yōu)先 Y'(I'I'I'I'I'I'I'I'S)' 0 電路工作但無

輸出反選通輸入（低電平有效 Y ((I'I'I'I'I'I'I'

電路工作有編碼輸((I0I1I2I3I4I5I6I7)S)'控制端擴展功例：用兩片8-3線優(yōu)先 構1'輸出是原4.1、4.2、4.3、4.8、 主要要求理解譯碼的 74HC138的邏輯功能和 的方法一、譯碼的概念與類譯碼是編碼的逆過程 將表示特定意義信息二進制代碼翻譯出來

實現(xiàn)譯碼功特定數(shù)碼數(shù)碼顯示二、二進制n位

成相應輸出信號的2n位輸輸輸出 00 0001 0010 1011 01譯碼輸出Y Y 23000111011011101101111110譯碼輸出高電平有 譯碼輸出低電平有怎樣寫出輸出(一)3線－8線 74HC138簡3位二

邏輯功能示

YYY7

8個譯碼輸出端使能S高電平有效S'

低電平 1S'2 S' Y7Y6Y5Y4Y3Y2Y1Y00XXXX11111111X1XXX11111111100001111111100011111111100101111111100111111111101001111111101011111111101101111111101111111111譯 (''A0m'入變量的全部最大項Y2'=(A入變量的全部最大項

Yi'(S1(S2'S3')'miY'=(AA'A')'=m 義Y5'=(A2A1'A0)'=義Y6'=(A2A1A0')'=m6' [例]試用 和門電路實現(xiàn)邏輯函YA'B'C

A2A，A1B，A0CYA'B'CA'B'CA'BCAB'CABC'm1m3m5m6(3的輸出有效電平確定需用的門電74HC138輸出低電平有效，Yimi'，i0~因此Y函數(shù)式變換為Ym1m3m5m6(m1'm3'm5'm6'm7'(4)畫連(Y1'Y3'Y5'Y6'Y(4)畫連5輸入與非門，其輸入取自Y1'Y3'、Y5'Y6和Y7'Y

S3 [例]試用 實現(xiàn)全加器：(1：(1)分析設計要求，列出真值設被加數(shù)為Ai，加數(shù)為Bi，低位進位數(shù)為Ci-1。輸出本位和為Si，向 的進位數(shù)為Ci。(2)根據(jù)真值表列出(2)根據(jù)真值表147i2輸入輸出Ci-00147i2輸入輸出Ci-0000000110010100110110010101011100111111Cim3m5m6((3)選擇38線A1Bi，A0Ci-1Yi'因此，將函數(shù)式變換Sim1m2m4m7(m'1m'2m'4m'7(5)畫連Cim3m5m6m7(m'3m'5m'6(5)畫連 Ci-

(三) 的擴例如兩片74LS138組成的4線–16線 兩片2線－4線 怎樣擴展成3線－8線 4線－16線 能否取代3線－8線 三、二－十進制將BCD碼的十組代碼譯成0~9十個對應輸出信號的電路，又稱4線–10線譯 8421BCD

低電平01111110011111100110101011111111111001111110011010101111111111111111111111111111111111111111111111111111111111111十輸入 制0123456789000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111四、數(shù)碼顯示將輸入的BCD碼譯成相應輸出信號，(一)數(shù)碼顯示 的結構和功能示數(shù)碼顯示 數(shù)碼顯示

譯 譯碼碼 器器

輸入BCD碼輸出驅動七段數(shù)碼管顯示相應四、數(shù)碼顯示將輸入的BCD碼譯成相應輸出七段字符顯示驅動顯示器顯示出相應數(shù)字的電路+5+5

DP DP 共陽接

R串接限流電

共陰

共陰半導體數(shù)碼顯示器內(nèi)a~gDP為低電平時才能點亮相應發(fā)光

a~gDP為高電平時才能點亮相應發(fā)光段BCD七段字符顯示 （代碼轉換器輸入 數(shù) 000 111111000 0110000100 1101102011100810 1111111110 000110110 001100111 0100011111100真值 卡諾BCD－七段顯示 7448的邏輯 (A'A'A'AAAAA' (AAAAA'AA'A Y(AAA'AA' (AAAAA'A'A'A'A Y(AA'A (A'A'AA'AAA (A'A'A'AAA abcdefA3A2A1abcdefA3A2A1RI 滅燈輸入/滅零輸出信（１）滅燈輸入。低電平時，數(shù)碼管全滅RB=0 ：試燈信號輸入LT=0RI1（無效）時， ：滅零輸入信號（不顯示０，其它數(shù)碼正常顯示）RBI=0（LT=１）時，不顯示數(shù)碼0。1100011X00011X0011100011X00011X00111X00111X01011X01011X01111X01111X10011X1001XXxxx01000000Xxxx1有滅零控制的8位數(shù)碼顯示系

整數(shù)部分： 是0，而且滅掉以后，輸

RBO RBI

輸入小數(shù)部分：最低位是0，而且滅掉以后，輸

RBO 為次

RBI

輸入討論：寫出下面電路中F1的最簡與或F2的最簡或與式

F(A,B,C)=B'C+BC'+AC4.5、4.10、4.12、主要要求理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用一、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作又稱多路選擇器(Multiplexer，簡稱MUX)或多路開關4選1數(shù)據(jù)選擇

一路輸?shù)刂反a輸 0 1數(shù)據(jù)選數(shù)據(jù)選擇器的N與地數(shù)據(jù)分配器:數(shù)據(jù)分配器:Demultiplexer，簡稱44路數(shù)據(jù)分配器工一路輸DY1=D多路地址碼輸二、數(shù)據(jù)選擇器的邏輯功能及其使Y81數(shù)據(jù)選Y

互補輸出DDDDDDD

8路數(shù)據(jù)輸入CT74HC151CT74HC151輸入A2輸入A2A1Y1××000000001001000110100010101100111ADDDDDDD 81數(shù)據(jù)選擇CT74HC151真值CT74HC151CT74HC151輸入A2A1Y1××00000000100100011輸入A2A1Y1××000000001001000110100010101100111A2A1A0'D6+A2A1A0D7=m0D0+m1D1+m2D2+m4D4+m5D5+m6D6+其輸其輸出端能提供地址三、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D72kY mi設：K為選擇器的選擇輸入端數(shù),N為邏輯函數(shù)的變量1、[例]試用數(shù)據(jù)選擇器實現(xiàn)函Y=AB+AC+BC。解：(1)寫出邏輯函數(shù)的最小項表達 Y=AB+AC+BC=A'BC+AB'C+ABC'+ A'B'C'D0+A'B'CD1+A'BC'D2++AB'C'D4+AB'CD5+ABC'D6+(3)比較Y和Y′兩式中最小項的對應關系 令A=A2，B=A1，C=A0 D0=D1=D2=D4=D3=D5=D6=D7=(4)畫連線

A0DDDDDDD 1[例]試用數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=AB+AC+BC。 選用CT74HC151(2)畫出Y和數(shù)據(jù)選擇器輸出Y的卡諾 YY圖00100111 0010011101

圖圖01(3)比較邏輯函數(shù)Y和Y的卡諾 YY、AA2、BA1、C對比兩張卡諾

D0=D1=D2=D4=D3=D5=D6=D7=(4)畫連線

與代數(shù)法所得圖相例：用8－1MUX實現(xiàn)一位全輸輸 輸輸 1 全減器真值01110001 n n

CnBn 例：用8－1MUX實現(xiàn)F(A,B,C)，其真值表已知ABABCF000000110101011010011010110011112、例：用8－1MUX解：K=3,N=2,N<K,將MUX某一選擇F7676543210 3、有兩種方法：擴展法和降 接成“八選一利用S'作為3位地址輸入Y(A'A'A')D(A'A'A)D(A'AA'

(A'AA (AA'A')D(AA'A)D(AAA')D(AAA ⑵降維法（引入變量卡諾圖 10001110 1000111001

0C0C1C1C三維00000011100000001110100111 0 降三

三維降兩B 01例:用一個8－1MUXF(A,B,C,D)=∑1000111110101100011111010110如果用4－1MUX實現(xiàn)

D0D01DDD1D'D' DDDD例：用4－1MUX實現(xiàn)F(A,B,C)，其真值表已知ABCF0ABCF00000011010101101001101011001111C AA AA01011001011010 AAA討 試用兩片雙4選1數(shù)據(jù)選擇器74HC153和3線－8線74HC138接成16選1的數(shù)據(jù)選擇器討論－邏輯功能。YAA EYS EYS EYS 4.16、4.17、4.19、 加法主要要求掌握加法器的邏輯功能及應HalfAdder，簡稱HalfAdder，簡稱HA。它只將兩個位二進制數(shù)相加，而不考慮低位來的SAB'A'BABCOAB輸出ABS0000011010101101FullAdder，簡FullAdder，簡稱FA。能將本位進制數(shù)和相鄰低位來的進位數(shù)進行相加輸入輸出ABS0000000110010100110110010101011100111111S(A'B'CI'輸入輸出ABS0000000110010100110110010101011100111111二、多位加法串行進位加

地。因此，數(shù)的相加必須等到低位超前進位加

：把n位全加器串聯(lián)起來接到鄰的 全加器的進位輸入。特點：進位信號是由低位 逐級傳遞的，速度不高2.2. 輸入輸出DCBA輸入輸出DCBA00000011000101000010010100110110010001110101100001101001011110101000101110011100Y3Y2Y1Y0DCBA討論：分析電路的邏M＝0時，B0=B，電路執(zhí)行A+B運算；當：