"30

年---

我與賽靈思

FPGA

的故事”

:ZYNQ-7000

使用總結(jié)

(1)——概

述2015-01-2115:073496

人閱讀議論(0)

檢舉分類：FPGA（15）由

allan

于禮拜四

,06/19/2014-17:03

發(fā)布由于立刻要辭職的原由，

需要將一些東西整理一下做交接。

就將

XilinxZYNQ-7000

的使用經(jīng)驗(yàn)做一下總結(jié)，希望對(duì)剛接觸的人有一點(diǎn)幫助。需要說明的是，在接觸到ZYNQ-7000以前，我并無做過FPGA的設(shè)計(jì)，這一部分的基礎(chǔ)能夠說是零。而這一年的工作重心也其實(shí)不是

FPGA

設(shè)計(jì)，因此這一系列文章的要點(diǎn)是工具的使用，以及

ZYNQ-7000

的設(shè)計(jì)流程，而不是詳細(xì)怎樣設(shè)計(jì)。該系列文章的硬件平臺(tái)是：

ZC702（XC7Z020-1CLG484CES

）。所用軟件包含：

PlanAhead

、XilinxPlatformStudio

、XilinxSoftwareDevelopmentKit

，版本均為

14.4。串口工具為

TeraTerm

。ZYNQ-7000

是

Xilinx

推出的一款全可編程片上系統(tǒng)（

AllProgrammableSoC

），該芯片集成了

ARMCortexA9

雙核與

FPGA，因此

ZYNQ

是一款

SoPC

芯片。其架構(gòu)以下列圖：圖中的ProcessingSystem（一般簡(jiǎn)稱為PS）即為辦理器（ARMCortexA9MPCore）部分，里面資源特別的豐富，詳細(xì)可參看Xilinx官方文檔。ProgrammableLogic（一般簡(jiǎn)稱為PL）即可編程部分（FPGA），該部分的資源隨SoC芯片級(jí)別高低不一樣而不一樣，最低的是Artix-7（Zynq-7010和Zynq-7020），最高的是Kintex-7（Zynq-7030和Zynq-7045）。自然，后續(xù)可能SoC中的FPGA會(huì)使用更高的Virtex系列，這個(gè)就不得而知了。PS和PL的關(guān)系：PS的實(shí)質(zhì)就是一個(gè)ARMCortexA9MPcore，因此假如我們不使用可編程部分，我們完整能夠只使用PS部分。也就是說，對(duì)于ZYNQ芯片，PS部分能夠完整獨(dú)立使用，不依靠PL部分。PL部分的實(shí)質(zhì)是XilinxFPGA。在ZYNQ中，我們能夠把PL當(dāng)作是PS的另一個(gè)擁有可重配置特色的“外設(shè)”，它能夠作為PS部分的一個(gè)從設(shè)施，受ARM辦理器控制。比方ARM（PS）的串口數(shù)目不夠時(shí)，以太網(wǎng)接口不夠時(shí)，或許需要視頻接口時(shí)都能夠用PL部分?jǐn)U展。自然我們也能夠把PL部分當(dāng)作一個(gè)不受ARM辦理器控制，與ARM辦理器平等的主設(shè)施，主動(dòng)達(dá)成與外面芯片、接口的數(shù)據(jù)交互。愈甚至PL部分也能夠作為整個(gè)系統(tǒng)的主設(shè)施，主動(dòng)從APU部分的儲(chǔ)存器中獲得、儲(chǔ)存數(shù)據(jù)，并可控制ARM辦理器的運(yùn)算。因此，理論上PL部分也能夠像PS部分那樣獨(dú)立運(yùn)轉(zhuǎn)。但限制是一定使用JTAG接口對(duì)PL部分進(jìn)行配置。假如沒有JTAG接口，就沒法獨(dú)立運(yùn)轉(zhuǎn)，由于ZYNQ的PS部分和PL部分都一定依靠PS來達(dá)成芯片的初始化配置。跟著嵌入式系統(tǒng)愈來愈復(fù)雜，功能愈來愈強(qiáng)盛，常常在設(shè)計(jì)中既需要特別靈巧的FPGA，又需要辦理器去做一些控制，以及配合操作系統(tǒng)使用。傳統(tǒng)的方法是使用一個(gè)FPGA芯片和一個(gè)辦理器芯片，比方FPGA+ARM這類模式?？墒窃谶@類模式中，F(xiàn)PGA和ARM之間的通訊常常會(huì)成為系統(tǒng)的瓶頸。但在ZYNQ7000中，將FPGA和ARM集成在一個(gè)芯片內(nèi)部，二者之間的通訊使用AXI_HP、AXI_GP、AXI_ACP三種接口通訊，帶寬可達(dá)吉比特，基本上不會(huì)存在二者通訊帶寬不足的問題。自然，傳統(tǒng)上也有在FPGA上實(shí)現(xiàn)一個(gè)軟核（比方Altera的NiosII，Xilinx的Picoblaze、Micoblaze等），這樣對(duì)于一些對(duì)辦理器要求不高的場(chǎng)合是能夠勝任的，但假如對(duì)于辦理器要求比較高的場(chǎng)景，這類軟核的性能常常是捉襟見肘。并且軟核會(huì)占用一部分PFGA的資源。因此ZYNQ系列實(shí)現(xiàn)FPGA和硬核的集成，對(duì)于嵌入式開發(fā)設(shè)計(jì)能夠說是擁有里程碑意義的一件事。Xilinx為ZYNQ的開發(fā)供給了三個(gè)主要軟件：PlanAhead、XilinxPlatformStudio（XPS）、XilinxSoftwareDevelopmentKit（SDK）。自然，對(duì)于這三個(gè)軟件的定位以及作用，Xilinx以及網(wǎng)上都有很詳盡很官方的說明，我就不贅述了。我個(gè)人理解PlanAhead就是做整個(gè)硬件環(huán)境搭建，系統(tǒng)集成的。XPS能夠從PlanAhead直接調(diào)用，主要用于辦理器部分的開發(fā)設(shè)計(jì)。SDK是Xilinx對(duì)Eclipse的改裝，主要用于軟件部分的設(shè)計(jì)。自然，當(dāng)前Xilinx已經(jīng)推出了新一代的設(shè)計(jì)軟件Vivado，詳情可參加Xilinx官網(wǎng)。自然，ZYNQ系列的芯片自己的設(shè)計(jì)與構(gòu)造就很復(fù)雜，其波及到的技術(shù)更是特別之多，因?yàn)楸鞠盗形恼碌亩ㄎ唬?/p>