前面所學(xué)的函數(shù)化簡(jiǎn)，均假定輸入信號(hào)既提供原變量，又提供反變量。在實(shí)際邏輯電路設(shè)計(jì)中，只有原變量輸入，沒(méi)有反變量輸入。因此在函數(shù)化簡(jiǎn)時(shí)采取適當(dāng)方法就能得到只有原變量輸入。1、公式法：先介紹幾個(gè)概念頭部因子和尾部因子：一個(gè)乘積項(xiàng)可以寫(xiě)作：乘積項(xiàng)不帶反號(hào)的部分稱為頭部。每個(gè)乘積因子abc---稱為頭部因子。乘積項(xiàng)帶反號(hào)的部分稱為尾部。每個(gè)乘積因子，xyz,uvw稱為尾部因子。例：頭部因子尾部因子六、輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)尾部代替因子例：

頭部因子可以隨意放入尾部因子，也可以從尾部因子中取走。證明：

一個(gè)乘積項(xiàng)的尾部因子，可根據(jù)需要加以擴(kuò)展，如果擴(kuò)展變量是屬于頭部?jī)?nèi)的變量，則該乘積項(xiàng)的值不變。擴(kuò)展后的因子，稱為原乘積項(xiàng)尾部因子的代替因子。即：尾部因子的反號(hào)可以任意伸長(zhǎng)和縮短，伸長(zhǎng)將頭部因子放進(jìn)去，縮短將頭部因子取出來(lái)。輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)

如果兩個(gè)或兩個(gè)以上乘積項(xiàng)的頭部完全相同，則這幾個(gè)乘機(jī)項(xiàng)可以合并為一個(gè)乘積項(xiàng)。例：已知在輸入沒(méi)有反變量的條件下化簡(jiǎn)為與非－與非表達(dá)式。解：a、用卡諾圖常規(guī)化簡(jiǎn)乘積項(xiàng)合并

共用：7個(gè)門(mén)，其中，3個(gè)非門(mén)，4個(gè)與非門(mén)。輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)公式法化簡(jiǎn)的目的：尋找公共項(xiàng)

減少與非門(mén)數(shù)量。只用4個(gè)與非門(mén)。b、用公式法化簡(jiǎn)輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)&&&&ABCF2、禁止邏輯法先介紹一個(gè)名詞：1重心：如：AB=11ABC=111ABCD=11111重心的特點(diǎn)：凡合并圈包含1重心的與項(xiàng)不會(huì)含有反變量。CABACBD禁止邏輯法的基本思想：但這樣的合并圈有可能把不屬于原函數(shù)的某些最小項(xiàng)也圈進(jìn)去了，要保證原函數(shù)功能不變，必須扣除這些不屬于原函數(shù)的最小項(xiàng)。在卡諾圖上所有變量取值為1的小方格稱為1重心。

保證輸入端不會(huì)出現(xiàn)反變量，化簡(jiǎn)函數(shù)時(shí)必須包含1重心。輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)例：a、常規(guī)化簡(jiǎn)b、含1重心化簡(jiǎn)假定：m7=1畫(huà)入合并圈，化簡(jiǎn)結(jié)果C與原函數(shù)不一致，因?yàn)榘裮7看作1圈入，實(shí)際m7=0因此要把m7禁止掉。證明：

推論：任一邏輯函數(shù)，如果用不屬于它的最小項(xiàng)之和的非乘之，其邏輯功能不變。輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)C、擴(kuò)大禁止范圍，減少輸入因子輸入只有原變量沒(méi)有反變量的邏輯函數(shù)化簡(jiǎn)一、將函數(shù)化簡(jiǎn)為與非－與非表達(dá)式。例1：a、畫(huà)四變量卡諾圖把m15當(dāng)作1圈入，按0禁止掉。c、畫(huà)出邏輯電路圖b、把含1重心的0格圈入，再用禁止邏輯法將其禁止掉。禁止邏輯法的化簡(jiǎn)方法：ABC&&&&DF例2:已知用禁止邏輯法將F化簡(jiǎn)為與非－與非表達(dá)式。解：a、

畫(huà)四變量卡諾圖b、

把含1重心的0格圈入并擴(kuò)大禁止范圍。再用禁止邏輯法將其禁止掉。c、畫(huà)出邏輯電路圖禁止邏輯法的化簡(jiǎn)方法：FABDC&&&&輸入只有原變量沒(méi)有反變量邏輯函數(shù)化簡(jiǎn)法：擴(kuò)大禁止應(yīng)用范圍最后畫(huà)出用與非門(mén)實(shí)現(xiàn)的邏輯電路圖。例3:已知用禁止邏輯法將F

化簡(jiǎn)為與非－與非表達(dá)式。例4:已知F=∑m(0,1,3,4,5)求F'

的最小項(xiàng)表達(dá)式。由此推廣到n變量：最小項(xiàng)編號(hào)除最小項(xiàng)編號(hào)之外所有編號(hào)。二、將函數(shù)化簡(jiǎn)為或非－或非表達(dá)式F'卡諾圖例4:已知F=∑m(0,4,11,12,13,15)在輸入只有原變量的條件下將F

化簡(jiǎn)為或非－或非式。解：通過(guò)卡諾圖化簡(jiǎn)F′得出：兩次求對(duì)偶得出原函數(shù)的或非－或非表達(dá)式。最后畫(huà)出邏輯電路圖。將函數(shù)化簡(jiǎn)為或非－或非表達(dá)式在實(shí)際應(yīng)用電路中，輸出端不可能只有一個(gè)，往往有兩個(gè)或兩個(gè)以上輸出端。

化簡(jiǎn)多輸出函數(shù)時(shí)，不能單純追求每個(gè)單一函數(shù)的最簡(jiǎn)，單一函數(shù)最簡(jiǎn)，不能保證系統(tǒng)最簡(jiǎn)。應(yīng)統(tǒng)一考慮，盡可能用公共項(xiàng)。例：化簡(jiǎn)F1=∑m(1,3,4,5,7),F2=∑m(3,4,7)為與非－與非表達(dá)式。解：1、將F1和F2分別化簡(jiǎn)七、多輸出函數(shù)的化簡(jiǎn)邏輯電路邏輯電路ABC2、將F1

和F2

整體化簡(jiǎn)(找公共項(xiàng)）多輸出函數(shù)的化簡(jiǎn)&&&&&&&&&本章小結(jié)

數(shù)字電路中廣泛采用二進(jìn)制，二進(jìn)制的特點(diǎn)是逢二進(jìn)一，用0和1表示邏輯變量的兩種狀態(tài)。二進(jìn)制可以方便地轉(zhuǎn)換成八進(jìn)制、十進(jìn)制和十六制。

BCD碼是十進(jìn)制數(shù)的二進(jìn)制代碼表示，常用的BCD碼為有權(quán)BCD碼和無(wú)權(quán)BCD碼。數(shù)字電路的輸入變量和輸出變量之間的關(guān)系可以用邏輯代數(shù)來(lái)描述，最基本的邏輯運(yùn)算是與運(yùn)算、或運(yùn)算和非運(yùn)算。

邏輯函數(shù)有四種表示方法：真值表、邏輯表達(dá)式、邏輯圖和工作波形圖。這四種方法之間可以互相轉(zhuǎn)換，真值表和卡諾圖是邏輯函數(shù)的最小項(xiàng)表示法，它們具有惟一性。而邏輯表達(dá)式和邏輯圖都不是惟一的。使用這些方法時(shí)，應(yīng)當(dāng)根據(jù)具體情況選擇最適合的一種方法表示所研究的邏輯函數(shù)。本章小結(jié)

本章介紹了兩種邏輯函數(shù)化簡(jiǎn)法。公式化簡(jiǎn)法是利用邏輯代數(shù)的公式和規(guī)則，經(jīng)過(guò)運(yùn)算，對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。它的優(yōu)點(diǎn)是不受變量個(gè)數(shù)的限制，但是否能夠得到最簡(jiǎn)的結(jié)果，不僅需要熟練地運(yùn)用公式和規(guī)則，而且需要有一定的運(yùn)算技巧。圖解化簡(jiǎn)法是利用邏輯函數(shù)的卡諾圖進(jìn)行化簡(jiǎn)，其優(yōu)點(diǎn)是方便直觀，容易掌握，但變量個(gè)數(shù)較多時(shí)（五個(gè)以上），則因?yàn)閳D形復(fù)雜，不宜使用。在實(shí)際化簡(jiǎn)邏輯函數(shù)時(shí)，將兩種化簡(jiǎn)方法結(jié)合起來(lái)使用，往往效果更佳。本章小結(jié)第四章：習(xí)題10寫(xiě)出下列各式F和它們的對(duì)偶式、反演式的最小項(xiàng)表達(dá)式?？捎茫赫嬷当矸?、配項(xiàng)法、卡諾圖法求最小項(xiàng)表達(dá)式。第四章：習(xí)題11.將下列函數(shù)表示成最大項(xiàng)之積.(1)F=(A⊙B)(A+B)+(A⊙B)AB=(A⊙B)(A+B+AB)=AB+AB=AB17將下列函數(shù)化簡(jiǎn)成與非－與非表達(dá)式，并用與非門(mén)實(shí)現(xiàn)。第四章：習(xí)題

最后畫(huà)出用與非門(mén)實(shí)現(xiàn)該函數(shù)的電路圖。(4)F=ΠM(4,5,6,7,9,10,11,12)第四章：習(xí)題20用卡諾圖將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)“與或”式和最簡(jiǎn)“或與”式。第四章：習(xí)題22.輸入只有原變量的條件下，用或非門(mén)實(shí)現(xiàn)下列函數(shù)。如果用填“1”格，圈“0”個(gè)的方式化簡(jiǎn)，并用或非門(mén)實(shí)現(xiàn)，輸入端會(huì)出現(xiàn)反變量。此題簡(jiǎn)便方法是：最后對(duì)F′再次求對(duì)偶，即得到F的或非－或非表達(dá)式。禁止邏輯法：如果用不屬于原函數(shù)的最小項(xiàng)之和的非相乘之，其邏輯功能不變。作業(yè)P11221(3)22(2)23(2)全懸空相當(dāng)于輸入接高電平“1”。防干擾，將空腳通過(guò)電阻接電源將空腳和其它輸入腳接在一起☆多余輸入端的處理&FR&FABVCC&FAB☆根據(jù)已知電路寫(xiě)出邏輯表達(dá)式?；蚍情T(mén)輸入端有一個(gè)“1”，或非門(mén)封鎖。與非門(mén)輸入端有一個(gè)“0”，與非門(mén)封鎖?；蚍情T(mén)輸入端有一個(gè)“0”，或非門(mén)開(kāi)放。與非門(mén)輸入端有一個(gè)“1”，與非門(mén)開(kāi)放。&100ΩABF&10KΩABF≥1560ΩABF≥15KΩABF3．一端消去或加上小圓圈，同時(shí)將相應(yīng)變量取反，其邏輯關(guān)系不變。2．任一條線一端上的小圓圈移到另一端，其邏輯關(guān)系不變。補(bǔ)充：混合邏輯中邏輯符號(hào)的變換1．邏輯圖中任一條線的兩端同時(shí)加上或消去小圓圈，其邏輯關(guān)系不變。F1F2VOHVOL

TTL與非門(mén)采用推拉輸出級(jí)。兩管輪流導(dǎo)通，而且不論處于開(kāi)態(tài)，還是關(guān)態(tài)，都呈現(xiàn)低阻抗。例如：兩個(gè)TTL與非門(mén)輸出端并聯(lián)，其中F1=VOH,F2=VOL。F1電路T4管截止，處于關(guān)態(tài)，輸出阻抗為100Ω。F2電路，T4管飽和，處于開(kāi)態(tài)，輸出阻抗為10~20Ω

。此時(shí)有很大負(fù)載電流通過(guò)兩個(gè)門(mén)電路輸出端。

負(fù)載電流經(jīng)

VCC→R4