一、選擇題1、在間址周期中， _C_____。．所有指令的間址操作都是相同的；．凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；C．對(duì)于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；D．以上都不對(duì)。2、將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有利用價(jià)值的信息，我們稱其為_C_____。A.數(shù)值計(jì)算B.輔助設(shè)計(jì)C.數(shù)據(jù)處理D.實(shí)時(shí)控制3、定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是____A_。A.-215~+（215-1）B.-（215–1）~+（215–1）C.-（215+1）~+215D.-215~+2154、根據(jù)傳送信息的種類不同，系統(tǒng)總線分為___B___。A.地址線和數(shù)據(jù)線B.地址線、數(shù)據(jù)線和控制線C.地址線、數(shù)據(jù)線和響應(yīng)線D.數(shù)據(jù)線和控制線5、外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器__B____。A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高6、一個(gè)256K×8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為___C___。注解：256=2的8次方,所以地址線為8,256K*8,故后面乘的8是其數(shù)據(jù)線A.16B.18C.26D.207、在單總線結(jié)構(gòu)的CPU中，連接在總線上的多個(gè)部件___B___。．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；C．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。8、設(shè)機(jī)器字長(zhǎng)為 64位，存儲(chǔ)容量為 128MB，若按字編址，它的尋址范圍是 __B____。A．16MB B．16M C．32M D.32MB9、指令周期是指 __C____。A.CPU從主存取出一條指令的時(shí)間 B.CPU執(zhí)行一條指令的時(shí)間C.CPU從主存取出一條指令加上 CPU執(zhí)行這條指令的時(shí)間 D.時(shí)鐘周期時(shí)間10、下列數(shù)中最小的數(shù)為 ____A__。A.（101001）2 B.（52）8 C.（2B）16 D.（44）1011、現(xiàn)代計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)一般是指 __D____。A.RAM 存貯器 B.ROM存貯器 C.主存貯器 D.Cache、主存貯器和外存貯器12、設(shè)X=—0.1011，則[-X]補(bǔ)為____C__。A.0.1011 B.1.0100 C.1.0101 D.1.100113、運(yùn)算器的主要功能是進(jìn)行 ___B___。A. 算術(shù)運(yùn)算 B.算術(shù)運(yùn)算與邏輯運(yùn)算C.邏輯運(yùn)算與初等函數(shù)運(yùn)算 D.算術(shù)運(yùn)算、邏輯運(yùn)算和初等函數(shù)運(yùn)算14、在程序的執(zhí)行過程中， Cache與主存的地址映射是由 __C____。第1頁(yè)共29頁(yè)A．操作系統(tǒng)來管理的B．程序員調(diào)度的C．由硬件自動(dòng)完成的D．用戶軟件完成15、CPU中的譯碼器主要用于____B__。A．地址譯碼B．指令譯碼C．選擇多路數(shù)據(jù)至ALUD．?dāng)?shù)據(jù)譯碼16、在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是____A__。A．尾數(shù)的符號(hào)位與第一數(shù)位不同B．尾數(shù)的第一數(shù)位為1，數(shù)符任意C．尾數(shù)的符號(hào)位與第一數(shù)位相同D．階符與數(shù)符不同17、存儲(chǔ)字長(zhǎng)是指___B___。A．存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合B．存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)C．存儲(chǔ)單元的個(gè)數(shù)D．機(jī)器指令的位數(shù)18、存放欲執(zhí)行指令的寄存器是___B___。A．MARB．PCC．MDRD．IR19、計(jì)算機(jī)中表示地址時(shí)，采用__D____。A．原碼B．補(bǔ)碼C．反碼D．無符號(hào)數(shù)20、CPU響應(yīng)中斷的時(shí)間是__C____。A．中斷源提出請(qǐng)求B．取指周期結(jié)束C．執(zhí)行周期結(jié)束D．間址周期結(jié)束21、主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是____A__。A．解決CPU和主存之間的速度匹配問題B．?dāng)U大主存容量C．既擴(kuò)大主存容量，又提高了存取速度D．?dāng)U大輔存容量。22、指令寄存器的位數(shù)取決于___B___。A．存儲(chǔ)器的容量B．指令字長(zhǎng)C．機(jī)器字長(zhǎng)D．存儲(chǔ)字長(zhǎng)23、存儲(chǔ)周期是指 ___C___。．存儲(chǔ)器的寫入時(shí)間．存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間C．存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間．指令執(zhí)行時(shí)間24、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用 ____B__。A. 通用寄存器 B.堆棧 C.存儲(chǔ)器 D.外存25、總線通信中的同步控制是 __B____。A．只適合于CPU控制的方式 B．由統(tǒng)一時(shí)序控制的方式C．只適合于外圍設(shè)備控制的方式 D．只適合于主存26、下列數(shù)中最小的是 ___D__。A. （10010011）2 B.（92）16 C.（227）8 D.（143）1027、某機(jī)字長(zhǎng) 16位，其中1位符號(hào)位，15位表示尾數(shù)，若用定點(diǎn)小數(shù)表示， 最小負(fù)小數(shù)為 __B____。A.–（1-2-14） B.–（1-2-15） C.–(1-2-16） D.–(215-1)28、設(shè)寄存器位數(shù)為 8位，機(jī)器采用補(bǔ)碼形式（含一位符號(hào)位） 。對(duì)應(yīng)于十進(jìn)制數(shù) -38，寄存器內(nèi)為____C__。A.(B8)16 B.(A6)16 C.(DA)16 D.(C8)1629、指令寄存器的作用是 _B____。A. 保存當(dāng)前指令的地址 B.保存當(dāng)前正在執(zhí)行的指令第2頁(yè)共29頁(yè)C.保存下一條指令 D.保存上一條指令30、EPROM是指__B____。A. 隨機(jī)讀寫存儲(chǔ)器 B.光擦可編程的只讀存儲(chǔ)器C.電檫可編程的只讀存儲(chǔ)器 D.只讀存儲(chǔ)器31、指令系統(tǒng)中采用不同尋址方式的目的主要是 ___D___。A.可直接訪問外存 B.提供擴(kuò)展操作碼并降低指令譯碼難度C.實(shí)現(xiàn)存儲(chǔ)程序和程序控制 D.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性32、下列關(guān)于微操作的描述正確的是 ____A__。A.同一CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B.同一CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C.同一CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D.在不同的 CPU周期，可以并行執(zhí)行的微操作叫相斥性微操作33、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 __B____。A.48 B.46 C.36 D.3234、中斷向量可提供 ___C___。A．被選中設(shè)備的地址 B．傳送數(shù)據(jù)的起始地址C．中斷服務(wù)程序入口地址 D．主程序的斷點(diǎn)地址35、在以DMA 方式傳送數(shù)據(jù)過程中，由于沒有破壞 __B____的內(nèi)容，所以一旦數(shù)據(jù)傳送完畢，主機(jī)可以立即返回原程序。A. 寄存器 B.程序計(jì)數(shù)器和寄存器C.指令寄存器 D.非以上答案36、直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入 ____A__。A．PC B．地址寄存器 C．累加器 D．ALU37、__D____表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A. 原碼 B.補(bǔ)碼 C.反碼 D.移碼38、周期挪用（竊?。┓绞匠Ｓ糜?__B__中。A. 直接程序傳送方式的輸入 /輸出 B.直接內(nèi)存存取方式的輸入 /輸出C.程序中斷方式的輸入 /輸出 D.CPU的某寄存器與存儲(chǔ)器之間的直接程序傳送39、計(jì)算機(jī)問世至今，不管怎樣更新，依然保持 “存儲(chǔ)程序”的概念，最早提出這種概念的是 ___C___。A. 帕斯卡 B.巴貝奇 C.馮·諾依曼 D.貝爾40、四片74181ALU和一片74182CLA器件相配合，具有 ___B___傳遞功能。A. 行波進(jìn)位 B.組內(nèi)行波進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間先行進(jìn)位 D.組內(nèi)先行進(jìn)位，組間行波進(jìn)位41、某SRAM芯片，其存儲(chǔ)容量為 64ⅹ16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 __D____。A.64，16 B.16，64 C.64，8 D.16，1642、以下敘述中錯(cuò)誤的是 __B____。．指令周期的第一個(gè)操作是取指令；．為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C．取指令操作是控制器自動(dòng)進(jìn)行的；．指令第一字節(jié)含操作碼。43、指出下面描述匯編語(yǔ)言特性的句子中概念上正確的句子 __A____。第3頁(yè)共29頁(yè)對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)匯編語(yǔ)言對(duì)機(jī)器的依賴性低C.用匯編語(yǔ)言編制程序的難度比高級(jí)語(yǔ)言小匯編語(yǔ)言編寫的程序執(zhí)行速度比高級(jí)語(yǔ)言慢45、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 ___B___。A．48；B．46；C．36；D．32．46、以下敘述__A____是錯(cuò)誤的。．一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；．DMA和CPU必須分時(shí)使用總線；C．DMA的數(shù)據(jù)傳送不需 CPU控制；D．DMA中有中斷機(jī)制。47、__C____可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。A．存儲(chǔ)器；B．運(yùn)算器；C．控制器；D．用戶。48、某計(jì)算機(jī)字長(zhǎng)是 32位，它的存儲(chǔ)容量是 256KB，按字編址，它的尋址范圍是 __B____。A．128K；B．64K；C．64KB；D．128KB。49、在整數(shù)定點(diǎn)機(jī)中，下述第 __B____種說法是正確的。A．原碼和反碼不能表示 -1，補(bǔ)碼可以表示 -1；B．三種機(jī)器數(shù)均可表示 -1；C．三種機(jī)器數(shù)均可表示 -1，且三種機(jī)器數(shù)的表示范圍相同；D．三種機(jī)器數(shù)均不可表示 -1。50、變址尋址方式中，操作數(shù)的有效地址是 ___C__。A．基址寄存器內(nèi)容加上形式地址（位移量） ；．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．以上都不對(duì)。51、向量中斷是__C____。．外設(shè)提出中斷；．由硬件形成中斷服務(wù)程序入口地址；C．由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址．以上都不對(duì)。52、一個(gè)節(jié)拍信號(hào)的寬度是指 __C____。第4頁(yè)共29頁(yè)．指令周期；B．機(jī)器周期；C．時(shí)鐘周期；D．存儲(chǔ)周期。66、直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是 ____C__。．直接、立即、間接；．直接、間接、立即；C．立即、直接、間接；D．立即、間接、直接。68、在獨(dú)立請(qǐng)求方式下，若有 N個(gè)設(shè)備，則__B____。．有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；B．有N個(gè)總線請(qǐng)求信號(hào)和 N個(gè)總線響應(yīng)信號(hào)；C．有一個(gè)總線請(qǐng)求信號(hào)和 N個(gè)總線響應(yīng)信號(hào)；D．有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。69、下述說法中__C_是正確的。A．半導(dǎo)體 RAM信息可讀可寫，且斷電后仍能保持記憶；B．半導(dǎo)體 RAM是易失性 RAM，而靜態(tài)RAM中的存儲(chǔ)信息是不易失的；C．半導(dǎo)體 RAM是易失性 RAM，而靜態(tài)RAM只有在電源不掉時(shí)，所存信息是不易失的。70、同步通信之所以比異步通信具有較高的傳輸頻率是因?yàn)?____D__。同步通信不需要應(yīng)答信號(hào)且總線長(zhǎng)度較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步C.同步通信中，各部件存取時(shí)間較接近以上各項(xiàng)因素的綜合結(jié)果71、下面對(duì)計(jì)算機(jī)總線的描述中，確切完備的概念是 ___D___。地址信息、數(shù)據(jù)信息不能同時(shí)出現(xiàn)地址信息與控制信息不能同時(shí)出現(xiàn)C.數(shù)據(jù)信息與控制信息不能同時(shí)出現(xiàn)兩種信息源的代碼不能在總線中同時(shí)傳送72、帶有處理器的設(shè)備一般稱為 ____A__設(shè)備。A. 智能化 B.自動(dòng)化 C.過程控制 D.交互式73、一條指令中包含的信息有 C 。．操作碼、控制碼；．操作碼、向量地址；C．操作碼、地址碼。74、在各種異步通信方式中， __C____速度最快。．全互鎖；．半互鎖；C．不互鎖。75、一個(gè)512KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 __B__。第5頁(yè)共29頁(yè)A．17；B．19；C．27。76、在下列因素中，與 Cache的命中率無關(guān)的是 C 。）A．Cache塊的大??；B．Cache的容量；C．主存的存取時(shí)間。77、在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從 0開始，則___A___。A．設(shè)備號(hào)小的優(yōu)先級(jí)高；B．每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；C．設(shè)備號(hào)大的優(yōu)先級(jí)高。78、Cache的地址映象中，若主存中的任一塊均可映射到 Cache內(nèi)的任一塊的位置上，稱作 B 。A．直接映象；B．全相聯(lián)映象；C．組相聯(lián)映象。79、中斷服務(wù)程序的最后一條指令是 __C____。A．轉(zhuǎn)移指令；B．出棧指令；C．中斷返回指令。80、微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是 __B____。A．字段直接編碼；B．直接編碼；C．混合編碼。81、在取指令操作之后，程序計(jì)數(shù)器中存放的是 ___C___。．當(dāng)前指令的地址；B．程序中指令的數(shù)量；C．下一條指令的地址。82、以下敘述中_A_____是正確的。A．RISC機(jī)一定采用流水技術(shù)；B．采用流水技術(shù)的機(jī)器一定是 RISC機(jī)；C．CISC機(jī)一定不采用流水技術(shù)。??83、在一地址格式的指令中，下列 B 是正確的。．僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；．可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；C．一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。84、I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是 ___C___。．控制指令；．訪存指令；C．輸入輸出指令。85、 B 尋址便于處理數(shù)組問題。第6頁(yè)共29頁(yè)．間接尋址；．變址尋址；C．相對(duì)尋址。86、超標(biāo)量技術(shù)是 ___B___。．縮短原來流水線的處理器周期；．在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；C．把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。87、以下敘述中____B__是錯(cuò)誤的。．取指令操作是控制器固有的功能，不需要在操作碼控制下完成；．所有指令的取指令操作都是相同的；C．在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。88、I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是 __B____。A．CPU與設(shè)備串行工作，傳送與主程序串行工作；B．CPU與設(shè)備并行工作，傳送與主程序串行工作；C．CPU與設(shè)備并行工作，傳送與主程序并行工作。89、用戶與計(jì)算機(jī)通信的界面是 ___B___。．CPU；．外圍設(shè)備；C．應(yīng)用程序；．系統(tǒng)程序。90、零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自 ___C___。．立即數(shù)和棧頂；．暫存器；C．棧頂和次棧頂；D．程序計(jì)數(shù)器自動(dòng)加 +1。91、主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用 ___A___，主機(jī)與設(shè)備是串行工作的。．程序查詢方式；．中斷方式；C．DMA方式；．通道。92、計(jì)算機(jī)中有關(guān) ALU的描述，__D____是正確的。．只做算術(shù)運(yùn)算，不做邏輯運(yùn)算；．只做加法；C．能存放運(yùn)算結(jié)果；．以上答案都不對(duì)。93、所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指 __B____。．地址線、數(shù)據(jù)線和控制線三組傳輸線。．I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；第7頁(yè)共29頁(yè)C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；．以上都不對(duì)。94、集中式總線控制中， ___A___方式對(duì)電路故障最敏感。．鏈?zhǔn)讲樵?；．?jì)數(shù)器定時(shí)查詢；C．獨(dú)立請(qǐng)求；．總線式。95、以下敘述___C___是正確的。A．外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到 CPU的響應(yīng)；B．外部設(shè)備一旦發(fā)出中斷請(qǐng)求， CPU應(yīng)立即響應(yīng)；C．中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；．程序查詢用于鍵盤中斷。96、下列___B___種說法有誤差。．任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；．任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；C．任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D．任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。97、在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于 ___A___。．同步控制；．異步控制；C．聯(lián)合控制；．人工控制。98、DMA訪問主存時(shí)，向 CPU發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作 ___B___。A．停止CPU訪問主存；．周期挪用；C．DMA與CPU交替訪問；D．DMA。99、采用變址尋址可擴(kuò)大尋址范圍，且 __C____。．變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；．變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；C．變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；D．變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；100、由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做 ____C___。．超標(biāo)量技術(shù)；．超流水線技術(shù)；C．超長(zhǎng)指令字技術(shù)；．超字長(zhǎng)。第8頁(yè)共29頁(yè)二、填空1．計(jì)算機(jī)系統(tǒng)是一個(gè)硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由A.____微指令_____級(jí)、B.____一般機(jī)器_____級(jí)、C._____操作系統(tǒng)____級(jí)、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)等組成，每一級(jí)上都能進(jìn)行程序設(shè)計(jì)。2．完成一條指令一般分為A.___取指______周期和B.___執(zhí)行______周期，前者完成C.____取指令________操作，后者完成執(zhí)行指令操作。3．微指令分成水平型微指令和A.____垂直型___微指令兩類，B.___水平型_____可同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行指令的速度比C._____垂直型微指令_____快。實(shí)現(xiàn)機(jī)器指令的微程序一般是存放在D.___控制存儲(chǔ)器_______。4．I/O的編址方式可分為A.____單獨(dú)編址____和B.___與存儲(chǔ)器統(tǒng)一編址______兩大類，前者需有獨(dú)立的I/O指令，后者可通過C.___訪存______指令和設(shè)備交換信息。5．動(dòng)態(tài)RAM靠A.____電容存儲(chǔ)電荷________的原理存儲(chǔ)信息，因此一般在B.___2ms___時(shí)間內(nèi)必須刷新一次，刷新與C.__行____址有關(guān)，該地址由刷新地址計(jì)數(shù)器給出。6．虛擬存儲(chǔ)器通常由___主存___和_輔存_____兩級(jí)存儲(chǔ)系統(tǒng)組成。為了在一臺(tái)特定的機(jī)器上執(zhí)行程序，必須把____邏輯地址_____映射到這臺(tái)機(jī)器主存儲(chǔ)器的___物理地址____空間上，這個(gè)過程稱為地址映射。7．I/O與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中中斷方式體現(xiàn)CPU與設(shè)備是串行工作的。8．對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出操作數(shù)的地址中一個(gè)操作數(shù)通常隱含在累加器中。9．在總線的異步通信方式中，通信的雙方可以通過不互鎖、半互鎖和全互鎖三種類型聯(lián)絡(luò)。10．在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，若某機(jī)有38條機(jī)器指令，通?？蓪?duì)應(yīng)41個(gè)微程序。11．完成一條指令一般分為取指周期和執(zhí)行周期，前者完成取指令和分析指令操作，后者完成執(zhí)行指令操作。12．在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作寫直達(dá)法，若每次只暫時(shí)寫入Cache，直到替換時(shí)才寫入主存的方法稱作回法。13．在小數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時(shí)，其對(duì)應(yīng)的真值分別為-0、-1和-120/128（均用十進(jìn)制表示）。14．指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞剑渲噶畹刂酚沙绦蛴?jì)數(shù)器給出，另一種是跳躍尋址方式，其指令地址由指令本身給出。15．在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。則加法器流水線的時(shí)鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為280ns。16．按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場(chǎng)、開中斷、設(shè)備服務(wù)、恢復(fù)現(xiàn)場(chǎng)和中斷返回第9頁(yè)共29頁(yè)幾部分。17．-變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供基地址 ，指令提供 偏移量 ；而在變址尋址中， 變址寄存器提供 偏移量，指令提供基地址 。18．影響流水線性能的因素主要反映在 訪存沖突和相關(guān)問題兩個(gè)方面。19．利用 輸出輸入 指令進(jìn)行輸入輸出操作的 I/O編址方式為統(tǒng)一編址。20． 主存—輔存和 緩存—主存 組成存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)。計(jì)算機(jī)軟件一般分為兩大類：一類叫A.___系統(tǒng)軟件____,另一類叫B.__應(yīng)用軟件______。操作系統(tǒng)屬于C.___系統(tǒng)軟件___類。23.廣泛使用的 A.___SRAM___和B.___DRAM___都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者速度比后者 C.__快____，集成度不如后者高。24.由于存儲(chǔ)器芯片的容量有限， 所以往往需要在 A.__字向____和B.___位向___兩方面進(jìn)行擴(kuò)充才能滿足實(shí)際需求。25.RISCCPU是在克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來的。 它具有三個(gè)基本要素（1）一個(gè)有限的 A.__指令集____、(2)CPU配備大量的 B._通用寄存器_____、(3)強(qiáng)調(diào)C.__指令流水線____的優(yōu)化。存儲(chǔ)器和CPU連接時(shí)，要完成A.___地址線___的連接；B.___數(shù)據(jù)線___的連接和C.__控制線____的連接，方能正常工作。操作控制器的功能是根據(jù)指令操作碼和A.___時(shí)序信號(hào)___，產(chǎn)生各種操作控制信號(hào)，從而完成B.___取指令___和執(zhí)行指令的控制。28.在計(jì)算機(jī)中，各部件間來往的信號(hào)可分成三種類型，它們是： ___地址____、____數(shù)據(jù)___和_____控制__信號(hào)，通常這些信號(hào)通過 __總線_____傳送。8位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是_____-128_____至____127______，前者的二進(jìn)制補(bǔ)碼表示為_____10000000_____，后者的二進(jìn)制補(bǔ)碼表示為__01111111_______。移碼常用來表示浮點(diǎn)數(shù)___階碼___部分，移碼和補(bǔ)碼除符號(hào)位___相反___外，其他各位相同。I/O數(shù)據(jù)傳送控制方式分為：程序直接控制、____中斷控制___、____DMA___、通道和I/O處理機(jī)方式。34.在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，它們是 停止CPU訪問主存 、周期挪用 和DMA 和CPU 交替訪問主存 。一個(gè)總線傳輸周期包括申請(qǐng)分配階段、尋址階段、傳數(shù)階段和結(jié)束階段四個(gè)階段。36.CPU采用同步控制方式時(shí)，控制器使用 機(jī)器周期和節(jié)拍 組成的多極時(shí)序系統(tǒng)。37.在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼、時(shí)序和狀態(tài)條件決定。38.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期 ，它通常包含若干個(gè) 機(jī)器周期 ，而后者又包含若干個(gè) 節(jié)拍 。機(jī)器周期 和節(jié)拍組成多級(jí)時(shí)序系統(tǒng)。39.I/O與主機(jī)交換信息的控制方式中， 程序查詢 方式CPU和設(shè)備是串行工作的。 DMA 和程序中斷 方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。第10頁(yè) 共29頁(yè)三、名詞解釋1．時(shí)鐘周期答：時(shí)鐘周期：時(shí)鐘脈沖頻率的倒數(shù)，是 CPU完成最基本的動(dòng)作的時(shí)間。2．系統(tǒng)總線答：即外部總線， CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線3．機(jī)器指令答：機(jī)器指令是 CPU能直接識(shí)別并執(zhí)行的指令，它的表現(xiàn)形式是二進(jìn)制編碼。異步控制方式答：不存在基標(biāo)準(zhǔn)時(shí)標(biāo)，沒有固定的周期節(jié)拍和嚴(yán)格的時(shí)鐘同步，執(zhí)行每條指令和每個(gè)操作需要多少時(shí)間就占用多少時(shí)間。5．多重中斷答：多重中斷即指 CPU在處理中斷的過程中，又出現(xiàn)了新的中斷請(qǐng)求，此時(shí)若 CPU暫?，F(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請(qǐng)求，即多重中斷。6．CMDR答：CMAR控制存儲(chǔ)器地址寄存器，用于存放微指令的地址，當(dāng)采用增量計(jì)數(shù)器法形成后繼微指令地址時(shí)，CMAR有計(jì)數(shù)功能。7．總線判優(yōu)答：總線判優(yōu)就是當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占用總線時(shí)，通過總線控制器，按一定的優(yōu)先等級(jí)順序確定某個(gè)主設(shè)備可以占用總線。8．系統(tǒng)的并行性答：所謂并行包含同時(shí)性和并發(fā)性兩個(gè)方面。前者是指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生， 后者是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。 也就是說，在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不同的功能，只要在時(shí)間上互相重疊，就存在并行性。9．間接尋址答： 間址需通過訪存（若是多次間址還需多次訪存）得到有效地址。操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作?；穼ぶ反穑夯穼ぶ酚行У刂返扔谛问降刂芳由匣芳拇嫫鞯膬?nèi)容。指令字長(zhǎng)答：指令字長(zhǎng)是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。周期竊取答：DMA方式中由 DMA接口向CPU申請(qǐng)占用總線，占用一個(gè)存取周期。硬件向量法答：硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址?？偩€答：總線是連接多個(gè)部件（模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)。指令流水第11頁(yè) 共29頁(yè)答：指令流水就是改變各條指令按順序串行執(zhí)行的規(guī)則，使機(jī)器在執(zhí)行上一條指令的同時(shí)，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時(shí)進(jìn)行。尋址方式答：對(duì)指令的地址碼進(jìn)行編碼，以得到操作數(shù)在存儲(chǔ)器中的地址的方式。存儲(chǔ)器帶寬答：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可以用字 /秒或字節(jié)/秒或位/秒來表示。18．RISC答：精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，只采用使用頻度高、簡(jiǎn)單、執(zhí)行速度快的指令類型。19．向量地址答： 向量地址是存放服務(wù)程序入口地址的存儲(chǔ)單元地址，它由硬件形成20．機(jī)器字長(zhǎng)答：CPU一次能處理數(shù)據(jù)的位數(shù)，它與 CPU中寄存器的位數(shù)有關(guān)第12頁(yè) 共29頁(yè)四、計(jì)算題1、已知X=+0.101111011*2+010，Y=0.1011101100*2+100，尾數(shù)及階碼均用變形補(bǔ)碼計(jì)算，求 X-Y=？2、已知：A=11，B=7求：[A+B]補(bǔ)1616答：由A=-11/16=-0.1011，B=-7/16=-0.011得[A]補(bǔ)=1.0101，[B]補(bǔ)=1.1001[A+B]補(bǔ)=[A]補(bǔ)=1.0101+[B]補(bǔ)=1.100110.1110丟掉兩操作數(shù)符號(hào)均為 1，結(jié)果的符號(hào)為 0，故為溢出。3、設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若A=+15，B=+24，求[A-B]補(bǔ)并還原成真值。解答先將A和B轉(zhuǎn)換為二進(jìn)制形式：A=+15=+0001111，B=+24=+0011000再根據(jù)其二進(jìn)制形式將其轉(zhuǎn)換為相應(yīng)的補(bǔ)碼：[A]補(bǔ)=00001111，[B]補(bǔ)=00011000，[-B]補(bǔ)=11101000則[A-B]補(bǔ)=[A]補(bǔ)+[-B]補(bǔ)=11110111因?yàn)檠a(bǔ)碼的補(bǔ)碼就等于真值，因此A-B=[11110111]補(bǔ)=-0001001=-9。101×2011求：x+y4、已知：兩浮點(diǎn)數(shù)x=0.110101×2，y=0.101110答：x、y在機(jī)器中以補(bǔ)碼表示為[x]補(bǔ)=00,10;00.1111[y]補(bǔ)=00,01;00.101111①對(duì)階[△j]補(bǔ)=[jx]補(bǔ)-[jy]補(bǔ)=即△j=1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼第13頁(yè) 共29頁(yè)5、設(shè)某機(jī)主頻為 8MHz，每個(gè)機(jī)器周期平均含 2個(gè)時(shí)鐘周期，每條指令平均有 2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少 MIPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含 4個(gè)時(shí)鐘周期，每條指令平均有 5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少 MIPS？解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周 期=1/8MHz=0.125×10-6=125ns機(jī)器周期=125ns×2=250ns平均指令周期=250ns×2.5=625ns平均指令執(zhí)行速度 =1/625ns=1.6MIPS當(dāng)參數(shù)改變后：機(jī)器周期=125ns×4=500ns=0.5μs平均指令周期=0.5μs×5=2.5μs平均指令執(zhí)行速度 =1/2.5μs=0.4MIPS結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣6、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為 32位，欲表示± 6萬的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什么？解：若要保證數(shù)的最大精度，應(yīng)取階的基=2。若要表示±6萬間的十進(jìn)制數(shù)，由于32768（215）<6萬<65536（216），則：階碼除階符外還應(yīng)取5位（向上取2的冪）。故：尾數(shù)位數(shù)=32-1-1-5=25位25（32）該浮點(diǎn)數(shù)格式如下：1513按此格式，該浮點(diǎn)數(shù)上溢的條件為：階碼257.在一個(gè)16位的總線系統(tǒng)中，若時(shí)鐘頻率為100MHz，總線傳輸周期為5個(gè)時(shí)鐘周期，每一個(gè)總線傳周期可傳送一個(gè)字，試計(jì)算總線的數(shù)據(jù)傳輸率。解：時(shí)鐘頻率為 100MHZ，∴T= 1 us 5個(gè)T=5×0.01us100∴數(shù)據(jù)傳輸率為 16/0.05=2/0.05us=40MB/s8．設(shè)某計(jì)算機(jī)采用直接映象 Cache，已知容量為 4096B。（1）若CPU依次從主存單元 0，1，，99和4096，4097，，4195交替取指令，循環(huán)執(zhí)行 20次，問命中率為多少？（2）如Cache存取時(shí)間為 50ns，主存存取時(shí)間為 500ns，Cache命中率為 90%，求平均存取時(shí)間。答：（１）由于出現(xiàn)最嚴(yán)重的塊沖突，命中率為０。（２）Tm100nsTc10nsTaTc1-hTm101-0.9510015ns 或Ta＝hTc1-hTm100.950.0510014.5ns1 的說明：Cache起始狀態(tài)為空，CPU讀０號(hào)單元時(shí)，未命中必須訪問主存，同時(shí)將該單元所在的主存塊調(diào)入Cache中，由于采用的是直接映像方式，只能調(diào)入到Cache的０塊中。但下一次CPU訪問的是4096單元，未命中，并把該單元所在的主存塊調(diào)入Cache中，由于Cache容量為4096B.可知4096單元對(duì)應(yīng)的Cache塊號(hào)也為0.只能把原先調(diào)入的給替換掉。如同理，下一次訪問1號(hào)單元時(shí)也將不會(huì)命中，并再次替換Cache中的0塊，如此下去，10次中沒有一次命中。故命中率為0第14頁(yè) 共29頁(yè)總線在一個(gè)總線周期內(nèi)并行傳送2個(gè)字節(jié)的數(shù)據(jù)，設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘，總線時(shí)鐘頻率為33MHz，求總線帶寬是多少？解:設(shè)總線帶寬用Dr表示總線時(shí)鐘周期用T1/f表示一個(gè)周期傳送的數(shù)據(jù)量用D表示根據(jù)總線帶寬定義有DrD/TD×f2B×33×106/s66MB/s已知x和y，用變形補(bǔ)碼計(jì)算x-y，同時(shí)指出運(yùn)算結(jié)果是否溢出。1）x=+0.11011y=-0.11111(2)x=+0.10111 y=+0.11011解：（1）先寫出 x和y的變形補(bǔ)碼，再計(jì)算它們的差[x]補(bǔ)=00.11011[y]補(bǔ)=11.00001[-y]補(bǔ)=00.11111[x-y]補(bǔ)=[x]補(bǔ)+[-y]補(bǔ)=00.11011+00.11111=01.11010∵運(yùn)算結(jié)果雙符號(hào)不相等∴為正溢出X-Y=+1.1101B（2）先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差[x]補(bǔ)=00.10111[y]補(bǔ)=00.11011[-y]補(bǔ)=11.00101[x-y]補(bǔ)=00.10111+11.00101=11.11100∴x-y=-0.001B無溢出五、簡(jiǎn)答題1. 某機(jī)主存容量為 4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備 120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址方式。 P3351）畫出一地址指令格式并指出各字段的作用；2）該指令直接尋址的最大范圍（十進(jìn)制表示）；3）一次間址的尋址范圍（十進(jìn)制表示）；4）相對(duì)尋址的位移量（十進(jìn)制表示）。1）畫出一地址指令格式并指出各字段的作用；（1）一地址指令格式為OP M AOP操作碼字段，共 7位，可反映 120種操作；M尋址方式特征字段，共 2位，可反映4種尋址方式；A形式地址字段，共 16–7 –2=7位（1分）（2）該指令直接尋址的最大范圍（十進(jìn)制表示） ；直接尋址的最大范圍為 2的6次方=64（3）一次間址的尋址范圍（十進(jìn)制表示） ；由于存儲(chǔ)字長(zhǎng)為 16位，故一次間址的尋址范圍為 216=65536（4）相對(duì)尋址的位移量（十進(jìn)制表示） 。相對(duì)尋址的位移量為 –64~+632．控制器中常采用哪些控制方式，各有何特點(diǎn)？答：控制器常采用同步控制、異步控制和聯(lián)合控制。（ 1分）同步控制即微操作序列由基準(zhǔn)時(shí)標(biāo)系統(tǒng)控制， 每一個(gè)操作出現(xiàn)的時(shí)間與基準(zhǔn)時(shí)標(biāo)保持一致。 異步控制第15頁(yè) 共29頁(yè)不存在基準(zhǔn)時(shí)標(biāo)信號(hào)， 微操作的時(shí)序是由專用的應(yīng)答線路控制的， 即控制器發(fā)出某一個(gè)微操作控制信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式， 即大多數(shù)微操作在同步時(shí)序信號(hào)控制下進(jìn)行， 而對(duì)那些時(shí)間難以確定的微操作，如涉及到 I/O 操作，則采用異步控制。3．指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)自定） 。答：補(bǔ)碼 0.0000000 移碼 1.00000004．除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和 I/O系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。答：存儲(chǔ)器：采用多體交叉存儲(chǔ)器 運(yùn)算器：采用快速進(jìn)位鏈控制器：采用指令流水 I/O系統(tǒng)：采用DMA 方式5．總線通信控制有幾種方式，簡(jiǎn)要說明各自的特點(diǎn)。答：同步通信：通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送異步通信：采用應(yīng)答方式通信。半同步通信：統(tǒng)一時(shí)鐘，可插入等待信號(hào)分離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占用。6．以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。答：一次程序中斷大致可分為五個(gè)階段。中斷請(qǐng)求 中斷判優(yōu) 中斷響應(yīng) 中斷服務(wù) 中斷返回7．完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。答： 總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段：申請(qǐng)分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者；尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K；傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊；結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。8．除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出 6種以上（含 6種）提高整機(jī)速度的措施。答：針對(duì)存儲(chǔ)器，采用高速芯片針對(duì)存儲(chǔ)器，可以采用 Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)存儲(chǔ)器，可以采用多體并行結(jié)構(gòu)提高整機(jī)的速度；針對(duì)控制器，可以通過指令流水設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改進(jìn)，如兩位乘，或用快速進(jìn)位鏈；針對(duì)I/O 系統(tǒng)，可以運(yùn)用 DMA技術(shù)不中斷現(xiàn)行程序，提高 CPU的效率。9．CPU包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。答：取指周期是為了取指令 間址周期是為了取有效地址執(zhí)行周期是為了取操作數(shù) 中斷周期是為了保存程序斷點(diǎn)10．什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系 ?答：指令周期是 CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。機(jī)器周期是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期， 每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等， 每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)第16頁(yè) 共29頁(yè)也可以不等。11.程序查詢方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入 /輸出，它們有何不同？答：程序查詢方式是用戶在程序中安排一段輸入輸出程序，它由 I/O指令、測(cè)試指令和轉(zhuǎn)移指令等組成。CPU一旦啟動(dòng)I/O后，就進(jìn)入這段程序，時(shí)刻查詢 I/O準(zhǔn)備的情況，若未準(zhǔn)備就緒就踏步等待；若準(zhǔn)備就緒就實(shí)現(xiàn)傳送。在輸入輸出的全部過程中， CPU停止自身的操作。程序中斷方式雖也要用程序?qū)崿F(xiàn)外部設(shè)備的輸入、 輸出，但它只是以中斷服務(wù)程序的形式插入到用戶現(xiàn)行程序中。即 CPU啟動(dòng)I/O后，繼續(xù)自身的工作，不必查詢 I/O的狀態(tài)。而I/O被啟動(dòng)后，便進(jìn)入自身的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時(shí)，向 CPU提出中斷請(qǐng)求，此時(shí)若滿足條件， CPU暫停現(xiàn)行程序，轉(zhuǎn)入該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實(shí)現(xiàn)數(shù)據(jù)的傳送。12．什么是計(jì)算機(jī)的主頻，主頻和機(jī)器周期有什么關(guān)系？.答：一臺(tái)機(jī)器時(shí)鐘信號(hào)的頻率即為主頻，主頻的倒數(shù)稱作時(shí)鐘周期，機(jī)器周期內(nèi)包含若干個(gè)時(shí)鐘周期。馮·諾依曼計(jì)算機(jī)的特點(diǎn)是什么？馮氏計(jì)算機(jī)的特點(diǎn)是：由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；指令由操作碼、地址碼兩大部分組成；指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；以運(yùn)算器為中心（原始馮氏機(jī)）。14、指令和數(shù)據(jù)都存于存儲(chǔ)器中 ,計(jì)算機(jī)如何區(qū)分它們？計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。另外也可通過地址來源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址15、什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？總線是多個(gè)部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。16、說明存取周期和存取時(shí)間的區(qū)別。存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間什么叫刷新？為什么要刷新？說明刷新有幾種方法。動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間（2ms）內(nèi)，將所存信息讀出再重新寫入（恢復(fù)），這一過程稱作刷新，刷新是一行一行進(jìn)行的，由CPU自動(dòng)完成。18、I/O有哪些編址方式？各有何特點(diǎn)？I/O的編址方式有獨(dú)立編址和統(tǒng)一編址兩種方式獨(dú)立編址(專用的I/O端口編址)----存儲(chǔ)器和I/O端口在兩個(gè)獨(dú)立的地址空間中(1)優(yōu)點(diǎn)：I/O端口的地址碼較短，譯碼電路簡(jiǎn)單，存儲(chǔ)器同 I/O端口的操作指令不同，程序比較清晰；存儲(chǔ)器和 I/O端口的控制結(jié)構(gòu)相互獨(dú)立，可以分別設(shè)計(jì)(2)缺點(diǎn)：需要有專用的 I/O指令，程序設(shè)計(jì)的靈活性較差第17頁(yè) 共29頁(yè)統(tǒng)一編址(存儲(chǔ)器映像編址)----存儲(chǔ)器和I/O端口共用統(tǒng)一的地址空間，當(dāng)一個(gè)地址空間分配給I/O端口以后，存儲(chǔ)器就不能再占有這一部分的地址空間(1)優(yōu)點(diǎn)：不需要專用的I/O指令，任何對(duì)存儲(chǔ)器數(shù)據(jù)進(jìn)行操作的指令都可用于I/O端口的數(shù)據(jù)操作，程序設(shè)計(jì)比較靈活；由于I/O端口的地址空間是內(nèi)存空間的一部分，這樣，I/O端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制(2)缺點(diǎn)：I/O端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量；訪問I/O端口也要同訪問內(nèi)存一樣，由于內(nèi)存地址較長(zhǎng)，導(dǎo)致執(zhí)行時(shí)間增加19、在什么條件下，I/O設(shè)備可以向CPU提出中斷請(qǐng)求？I/O設(shè)備向CPU提出中斷請(qǐng)求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0（MASK=0），且CPU查詢中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1（INTR=1）。20、什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個(gè)部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。21、（1）畫出主機(jī)框圖（要求畫到寄存器級(jí)） ；CPUACCMQ存CU儲(chǔ)IRALU控制體PC單元I/OMDRXMAR運(yùn)算器控制器主存儲(chǔ)體22、（2）若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控制器完成STAXX為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。2）若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù)；ACCMQALUXIRMDRPCMAR3232323232321616（3）寫出組合邏輯控制器完成STAX（X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。(3)T0PC→MAR1→RT1M(MAR)→MDR(PC)+1→PCT2MDR→IROP(IR)→IDT0Ad(IR)→MAR1→WT1AC→MDRT2 MDR→M(MAR)22．畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例） 。第18頁(yè) 共29頁(yè)23．以數(shù)據(jù)輸入為例，具體操作如下：（4分）①?gòu)脑O(shè)備讀入一個(gè)字到DMA的數(shù)據(jù)緩沖寄存器BR中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）；②設(shè)備向DMA接口發(fā)請(qǐng)求（DREQ）；③DMA接口向CPU申請(qǐng)總線控制權(quán)（HRQ）；④CPU發(fā)回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMA接口；⑤將DMA主存地址寄存器中的主存地址送地址總線；⑥通知設(shè)備已被授予一個(gè)DMA周期（DACK），并為交換下一個(gè)字做準(zhǔn)備；⑦將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；⑧命令存儲(chǔ)器作寫操作；⑨修改主存地址和字計(jì)數(shù)值；⑩判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。23．已知接收到的海明碼為010011101（按配偶原則配置），試問欲傳送的信息是什么？01011111124．在ＤＭＡ方式中有沒有中斷請(qǐng)求？為什么？答：（有中斷請(qǐng)求，因?yàn)樽罱K數(shù)據(jù)還是要 cpu處理的）回答參考：DMA 工作過程⑴當(dāng)進(jìn)程要求設(shè)備輸入數(shù)據(jù)時(shí)，CPU把準(zhǔn)備存放輸入數(shù)據(jù)的內(nèi)存起始地址以及要傳送的字節(jié)數(shù)分別送入DMA控制器中的內(nèi)存地址寄存器和傳送字節(jié)計(jì)數(shù)器。⑵發(fā)出數(shù)據(jù)傳輸要求的進(jìn)行進(jìn)入等待狀態(tài)。 此時(shí)正在執(zhí)行的 CPU指令被暫時(shí)掛起。 進(jìn)程調(diào)度程序調(diào)度其他進(jìn)程占據(jù) CPU。⑶輸入設(shè)備不斷地竊取 CPU工作周期，將數(shù)據(jù)緩沖寄存器中的數(shù)據(jù)源源不斷地寫入內(nèi)存， 直到所要求的字節(jié)全部傳送完畢。⑷DMA 控制器在傳送完所有字節(jié)時(shí)，通過中斷請(qǐng)求線發(fā)出中斷信號(hào)。 CPU在接收到中斷信號(hào)后，轉(zhuǎn)入中斷處理程序進(jìn)行后續(xù)處理。第19頁(yè) 共29頁(yè)25．在中斷系統(tǒng)中ＩＮＴＲ、ＩＮＴ、ＥＩＮＴ三個(gè)觸發(fā)器各有什么作用？27．某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備 120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。1）畫出一地址指令格式并指出各字段的作用；2）該指令直接尋址的最大范圍（十進(jìn)制表示）；3）一次間址的尋址范圍（十進(jìn)制表示）；4）相對(duì)尋址的位移量（十進(jìn)制表示）。1）畫出一地址指令格式并指出各字段的作用；1）一地址指令格式為OP M AOP操作碼字段，共 7位，可反映 120種操作；M尋址方式特征字段，共 3位，可反映5種尋址方式；A形式地址字段，共 16–7 –3=6 位（1分）（2）該指令直接尋址的最大范圍（十進(jìn)制表示） ；直接尋址的最大范圍為 26=64（3）一次間址的尋址范圍（十進(jìn)制表示） ；由于存儲(chǔ)字長(zhǎng)為 16位，故一次間址的尋址范圍為 216=65536（4）相對(duì)尋址的位移量（十進(jìn)制表示） 。相對(duì)尋址的位移量為 –32~+3129．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。屏蔽字中斷源0 1 2 3 4第20頁(yè) 共29頁(yè)L0L1L2L3L430.現(xiàn)有一64K×2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的芯片，應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說明有幾種解答。答：1、AB：10條，DB：7條 2、AB：9條，DB：8條3、AB：8條，DB：9條 4、AB：7條，DB：10條共有4種解答指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。計(jì)算機(jī)可以從時(shí)間和空間兩方面來區(qū)分指令和數(shù)據(jù)，在時(shí)間上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存從取的數(shù)據(jù)送運(yùn)算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運(yùn)算器。33.簡(jiǎn)要描述外設(shè)進(jìn)行 DMA操作的過程及 DMA方式的主要優(yōu)點(diǎn)。1）ZDMA 操作ZDMA 作為SSB的連接接口，可在外部存儲(chǔ)器之間傳送數(shù)據(jù)；而 BDMA（橋梁DMA）只能夠用于在存儲(chǔ)器映射設(shè)備或存儲(chǔ)器之間傳送數(shù)據(jù)。概括地說，通過應(yīng)用 DMA進(jìn)行數(shù)據(jù)傳輸可在固定源和外部存儲(chǔ)器之間、外部存儲(chǔ)器和外部存儲(chǔ)器之間、外部存儲(chǔ)器和固定目標(biāo)之間進(jìn)行。 DMA操作由S／W或外部DMA請(qǐng)求信號(hào)來啟動(dòng)。在ZDMA中有一個(gè)緩沖器，允許多路傳送，以提高總線的利用率和傳送速度。換旬話說，就是S3C44B0X有一個(gè)4字∏FO類型的緩沖器來支持4字節(jié)突發(fā)的DMA傳送。例如，在存儲(chǔ)器之間的DMA操作中，4字節(jié)突發(fā)寫發(fā)生在4字節(jié)突發(fā)讀之后。2）BDMA操作BDMA 在SSB（三星系統(tǒng)總線）和 SPB（三星外圍總線）之間的界面層上。 BDMA 的主要作用是，連接SPB的片外設(shè)備（如UART、IIS和SIO等）和外部存儲(chǔ)器傳送數(shù)據(jù)。定時(shí)器也可以在任何時(shí)候請(qǐng)求DMA操作，這有利于ADC塊的自動(dòng)操作。通常，CPU或其他主設(shè)備應(yīng)通過存儲(chǔ)控制器來存取連接于SPB的外部存儲(chǔ)器。注意， BDMA也是主設(shè)備的一種