精品文檔-下載后可編輯PACE時(shí)序分析功能-基礎(chǔ)電子由于目前FPGA器件的輸入／輸出速度己經(jīng)達(dá)到500MHz以上，所以時(shí)鐘輸入信號(hào)的分配及布局等處理顯得特別重要。另外在較低頻率的設(shè)計(jì)中，幾乎可以忽略的分布延遲參數(shù)，在高速設(shè)計(jì)時(shí)會(huì)影響系統(tǒng)的設(shè)計(jì)。PACE工具增加了引腳延時(shí)和時(shí)序抖動(dòng)約束，它根據(jù)具體尺寸與使用的引腳數(shù)量，針對(duì)源同步設(shè)計(jì)可以提供器件內(nèi)的裸片與封裝引腳之間的飛線傳輸延遲（flighttimes）。該分析工具對(duì)高速設(shè)計(jì)非常有用。盡管飛線傳輸延遲僅為皮秒（ps）級(jí)，但對(duì)高速信號(hào)來(lái)說(shuō)已經(jīng)是非常重要的數(shù)據(jù)。因此借助該工具可以將高速輸出信號(hào)放在傳輸延遲的封裝引腳上，即由PACE工具自動(dòng)考慮輸入／輸出信號(hào)的Skew效應(yīng)。此外，PACE工具還提供對(duì)時(shí)鐘輸入信號(hào)的布局分配等處理，從而提高系統(tǒng)設(shè)計(jì)的性能。（1）在進(jìn)行飛線傳輸延遲分析時(shí)，首先必須選擇【IOBS】→【ShowFightTimes】命令啟動(dòng)分析功能，如圖1所示。

圖1啟動(dòng)飛線傳輸延遲分析功能（2）選擇【Tools】→【DisplayOverlay…】命令，PACE可通過(guò)不同的顏色來(lái)區(qū)分器件內(nèi)的裸片與封裝引腳之間的飛線傳輸延遲，如圖2所示。

圖2裸片焊盤(pán)與封裝引腳之間的傳輸延遲分類(lèi)（3）在【ArchitectureView】窗口中對(duì)不同傳輸延遲的輸入／輸出引腳采用不同的顏色，如圖3所示。設(shè)計(jì)者可以重新組合關(guān)鍵的信號(hào)輸出，以提高設(shè)計(jì)的性能。（4）打開(kāi)【ArchitectureView）窗口，選擇【IOBS】→【ShowClockRegions】命令。PACE工具將用不同的顏色顯示邏輯器件內(nèi)部不同時(shí)鐘分區(qū)，如圖4所示。該功能能夠?yàn)樵O(shè)計(jì)者在規(guī)劃邏輯設(shè)計(jì)區(qū)域時(shí)提供一定的幫助。（5）選擇【Tools】—【DisplayOverlay】命令，打開(kāi)【ClockRegions】窗口。PACE能夠顯示不同的時(shí)鐘輸入所分配的區(qū)域，如圖5所示。

圖3傳輸延遲

圖4邏輯器件內(nèi)部不同時(shí)鐘分區(qū)

圖5不同的時(shí)鐘輸人分配的區(qū)域表（6）對(duì)于一些多時(shí)鐘的設(shè)計(jì)，在將所有（或一部分）模塊放人劃定的區(qū)域后可以通過(guò)選擇【Tools】→【ClockAnalysis】命令進(jìn)行Hl鐘分析，如圖2－81所示，從圖中可以看出，【ClocksperRegion】窗口顯示每個(gè)區(qū)域內(nèi)的時(shí)鐘數(shù)量，在其中可以設(shè)置每個(gè)區(qū)域允許的多時(shí)鐘個(gè)數(shù)．如果實(shí)際的時(shí)鐘個(gè)數(shù)超過(guò)了該設(shè)定值，分析工具將會(huì)告警。在【RegionsperClock