產(chǎn)生DDR2_SDRAM 控制器總結(jié)MIG手冊MCB手冊 需要仔細(xì)閱讀Micron公司的一款 手冊（其他也可以，MIG中選擇的型號匹配即可）一、端口配圖3左邊部分的這些端口（既有輸入又有輸出是由圖1或圖2生成的1用了兩個32bit單向但是一READ（輸入）一個是WRITE（輸出2用了一個32位雙向端口。是可以的（一般選擇一個32bit的雙向端口就可以）二、如何用ISE自帶的仿真工具真MIG產(chǎn)生的DDR2控制用MIG產(chǎn)生的DDR2控制文件是.xco,此文2.仿真步驟(1)打開DDR2控制器生 下工程文（2）切換到(3)添加仿真所需要的文件。右鍵add 把紅色箭頭所指 文件夾中所有文件都給添加進(jìn)（4）紅色1所標(biāo)既我們要仿真的雙擊2處進(jìn)行語法檢查，看是否有錯誤，一般右鍵色3擇最下面的性，設(shè)置一下仿真1000ns改成1ms，其余不改三、對這個仿真波形圖的解理解這個波形圖，是建立在理解了UG388MCBdatasheet和DDR2手冊的基礎(chǔ)上的，建議結(jié)合著這兩個文件中給出的讀手MT47H128M8手冊中的這個表很重要，表中列出的這些信號線與DDR2SRAM直接連接，它們的高低電平表示著不同的指令，其中最主要的是RAS#CAS#WE#這三根，要知道當(dāng)前DDR2在（ALLbanks也就是IDLE狀態(tài)LOADLOADLOADLOAD （ALLbanks 也就是IDLE狀態(tài) 上圖出自UG388，其中SimpleWrite,SimpleRead SimpleDDR2據(jù)。整個操作過程分兩部LoadingtheWriteDataFIFOFIFO的最大長度（64個單元EnteringtheWriteRequestintoCommand通過向命令FIFO發(fā)送寫請求，將數(shù)據(jù)寫入到DDR2SRAM中（注意有個WL延遲）DDR2SDRAM中讀出EnteringtheReadRequestintoCommand向命令FIFO發(fā)送讀請求DDR2SDRAM收到讀命令RL延遲后才會輸出數(shù)據(jù)到DM總線上。DM總線上的數(shù)據(jù)要先寫進(jìn)到“讀”FIFO中（px_rd_empty信號拉低，指示FIFO中開始載入有效數(shù)據(jù)，一般此信號拉低時，也同時使能px_rd_en,讓數(shù)據(jù)從FIFO中輸出到Px_rd_dataFIFO中讀到一個32位的PX_rd_data中供FPGA做邏輯處理。具體的時序還要靠仔細(xì)閱讀手冊上的相關(guān)部 進(jìn)行分析.整個仿真過程執(zhí)行了哪仔細(xì)分析了整個仿真過程，這個仿真波形執(zhí)行的操作過程如主要分為兩大部分：1.DDR2SDRAM的初始化和校準(zhǔn)（由MCB控制器自動完成，無須自己控制）這部分主要執(zhí)行一些初始化和校 模式寄存器的加載也在這部分完2.對DDR2DRAM的讀寫操作。進(jìn)制表示一個是一個是（不一定是這個，往地址中寫入的數(shù)據(jù)是開頭寫入的是開頭。IDLE(ALsPrecharge,以下用IDLE表示)NOPoperationLOADMODE:EMRLOADMODE:MRLOADMODE:MRLOADMODE:EMRLOADMODE:MRLOA