第六章總線系統(tǒng)返回1本章內(nèi)容6.1總線的概念和結(jié)構(gòu)形態(tài)6.2總線接口6.3總線的仲裁6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.5HOST總線和PCI總線6,6InfiniBand標(biāo)準(zhǔn)26.1總線的概念和結(jié)構(gòu)形態(tài)總線的基本概念總線的連接方式總線的內(nèi)部結(jié)構(gòu)總線結(jié)構(gòu)實(shí)例36.1.1總線的基本概念數(shù)字計(jì)算機(jī)是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個(gè)完整的計(jì)算機(jī)系統(tǒng)?？偩€定義：總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換。

46.1.1總線的基本概念總線分類：內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線。系統(tǒng)總線：外部總線。CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線，如主存、通道。I/O總線：中低速I(mǎi)/O設(shè)備相互連接的總線。

56.1.1總線的基本概念總線的特性物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）功能特性：每根線的功能電氣特性：每根線上信號(hào)的傳遞方向及有效電平范圍。時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。66.1.1總線的基本概念相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，為什么?系統(tǒng)總線的標(biāo)準(zhǔn)化ISA總線、EISA總線、PCI總線76.1.1總線的基本概念總線帶寬：總線本身所能達(dá)到的最高傳輸速率。是衡量總線性能的重要指標(biāo)單位：MB/SISA為16位，總線帶寬8MB/S；EISA為32位，總線帶寬33.3MB/S；PCI-2可達(dá)64位，總線帶寬100MB/S?？偩€帶寬受總布線長(zhǎng)度、總線驅(qū)動(dòng)器/接收器性能、連接在總線上的模塊數(shù)影響。8【例1】（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少?（2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?解：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得

Dr=D/T=D×（1/T）=D×f=4B×33×106/s=132MB/s

（2）64位=8B Dr=D×f=8B×66×106/s=528MB/s96.1.2總線的連接方式

適配器（接口）：實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。

單機(jī)系統(tǒng)中總線結(jié)構(gòu)的兩種基本類型：

單總線：使用一條單一的系統(tǒng)總線來(lái)連接CPU、內(nèi)存和I/O設(shè)備。

106.1.2總線的連接方式單總線結(jié)構(gòu)特點(diǎn)：在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。116.1.2總線的連接方式多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。126.1.2總線的連接方式CPU總線：CPU和cache之間采用系統(tǒng)總線：主存連在其上。高速總線：連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（數(shù)字音視頻設(shè)備、外部硬件及其他高速外設(shè)）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。通過(guò)橋，CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。136.1.3總線的內(nèi)部結(jié)構(gòu)早期總線是處理器芯片引腳的延伸是處理器與I/O設(shè)備適配器的通道?？偩€一般也由50～100條線組成。按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。146.1.3總線的內(nèi)部結(jié)構(gòu)早期總線結(jié)構(gòu)的不足之處在于：CPU是總線上惟一的主控者。即使后來(lái)增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。通用性較差總線信號(hào)是CPU引腳信號(hào)的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)。156.1.4總線的內(nèi)部結(jié)構(gòu)當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)166.1.4總線的內(nèi)部結(jié)構(gòu)數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡(jiǎn)單總線相似，為了減少布線，低位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。仲裁總線：總線請(qǐng)求線和總線授權(quán)線。中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線等。176.1.5總線結(jié)構(gòu)實(shí)例Pentium機(jī)的總線結(jié)構(gòu)分為三層CPU總線PCI總線ISA總線186.1.5總線結(jié)構(gòu)實(shí)例

Pentium機(jī)的總線結(jié)構(gòu)分為三層：CPU總線、PCI總線和ISA總線。

CPUPCIISA北橋南橋196.2總線接口一、信息的傳送方式

計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式：串行傳送并行傳送分時(shí)傳送系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時(shí)傳送即總線的分時(shí)復(fù)用。

206.2總線接口串行傳送使用一條傳輸線，采用脈沖傳送，有脈沖表示1，無(wú)脈沖表示0。優(yōu)點(diǎn)：成本低廉。缺點(diǎn)：速度慢。位時(shí)間：一個(gè)二進(jìn)制位在傳輸線上占用的時(shí)間長(zhǎng)度串行傳送時(shí)低位在前、高位在后216.2總線接口并行傳送每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時(shí)傳送總線復(fù)用共享總線的部件分時(shí)使用總線如：低位數(shù)據(jù)線和地址線復(fù)用226.2總線接口二、總線接口的基本概念

接口是CPU和主存、外設(shè)之間通過(guò)總線進(jìn)行連接的邏輯部件。236.2總線接口接口的功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、程序中斷。一個(gè)適配器的兩個(gè)接口：一個(gè)同系統(tǒng)總線相連，采用并行方式另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。

24【例2】利用串行方式傳送字符（如P193圖6.9），每秒鐘傳送的比特（bit）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)比特位（起始位、停止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少?解：波特率為：10位×120/秒=1200波特每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.833×10-3s=0.833ms256.3總線的仲裁連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，其中主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方請(qǐng)求。每次總線操作，只能有一個(gè)主方，但是可以有多個(gè)從方。為了解決多個(gè)功能模塊爭(zhēng)用總線的問(wèn)題，必須設(shè)置總線仲裁部件?？偩€占用期：主方持續(xù)控制總線的時(shí)間。按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。266.3總線的仲裁一、集中式仲裁集中式仲裁有三種：鏈?zhǔn)讲樵兎绞剑弘x中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：是對(duì)詢問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。276.3總線的仲裁計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備

置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。

每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等。28296.3總線的仲裁獨(dú)立請(qǐng)求方式：每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之…BRn最低；也可以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。30316.3總線的仲裁二、分布式仲裁不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。326.4總線的定時(shí)和數(shù)據(jù)傳送模式一、總線定時(shí)總線的一次信息傳送過(guò)程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。

定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。

同步定時(shí)異步定時(shí)336.4總線的定時(shí)和數(shù)據(jù)傳送模式1、同步定時(shí)346.4總線的定時(shí)和數(shù)據(jù)傳送模式2、異步定時(shí)35【例3】某CPU采用集中式仲裁方式，使用獨(dú)立請(qǐng)求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對(duì)請(qǐng)求線BRi和授權(quán)線BGi組成一對(duì)菊花鏈查詢電路。每一根請(qǐng)求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過(guò)BRi線向仲裁器發(fā)出請(qǐng)求，對(duì)應(yīng)的BGi線則串行查詢每個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線控制權(quán)。請(qǐng)分析說(shuō)明圖6.14所示的總線仲裁時(shí)序圖。3637解：從時(shí)序圖看出，該總線采用異步定時(shí)協(xié)議。當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線時(shí)，在該設(shè)備所屬的請(qǐng)求線上發(fā)出申請(qǐng)信號(hào)BRi（1）。CPU按優(yōu)先原則同意后給出授權(quán)信號(hào)BGi作為回答（2）。BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答SACK信號(hào)證實(shí)已收到BGi信號(hào)（3）。CPU接到SACK信號(hào)后下降BG作為回答（4）。在總線“忙”標(biāo)志BBSY為“0”情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備（5）。在設(shè)備用完總線后，下降BBSY和SACK（6）釋放總線。在上述選擇主設(shè)備過(guò)程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號(hào)后（7），新的主設(shè)備才能上升BBSY，獲得總線控制權(quán)。386.4總線的定時(shí)和數(shù)據(jù)傳送模式二、總線數(shù)據(jù)傳送模式1、讀/寫(xiě)操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫(xiě)操作是由主方到從方的數(shù)據(jù)傳送。主方先以一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周期。396.4總線的定時(shí)和數(shù)據(jù)傳送模式2、塊傳送操作：只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭搿?duì)于CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度（存儲(chǔ)器字長(zhǎng)）的4倍。例如一個(gè)64位數(shù)據(jù)線的總線，一次猝發(fā)式傳送可達(dá)256位。這在超標(biāo)量流水中十分有用。406.4總線的定時(shí)和數(shù)據(jù)傳送模式3、寫(xiě)后讀、讀修改寫(xiě)操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫(xiě)后讀操作，或進(jìn)行先讀后寫(xiě)操作。前者用于校驗(yàn)?zāi)康?，后者用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。416.4總線的定時(shí)和數(shù)據(jù)傳送模式4、廣播、廣集操作：一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫(xiě)操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。426.4總線的定時(shí)和數(shù)據(jù)傳送模式演示過(guò)程436.5HOST總線和PCI總線多總線結(jié)構(gòu)典型的多總線結(jié)構(gòu)框圖。高檔PC機(jī)和服務(wù)器的主板總線框圖。446.5HOST總線和PCI總線HOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個(gè)方面。宿主總線更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。HOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線。456.5HOST總線和PCI總線PCI總線：連接各種高速的PCI設(shè)備。PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴(kuò)充PCI總線負(fù)載能力。LAGACY總線：可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I(mǎi)/O設(shè)備。466.5HOST總線和PCI總線在PCI總線體系結(jié)構(gòu)中有三種橋：HOST橋、PCI/PCI橋、PCI/LAGACY橋橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋本身的結(jié)構(gòu)可以十分簡(jiǎn)單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。47本章小結(jié)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作?？偩€有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。微型計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進(jìn)一步發(fā)展到PCI總線（64位，帶寬264MB/s）。衡量總線性能的重要指標(biāo)是總線帶寬，它定義為總線本身所能達(dá)到的最高傳輸速率。返回48本章小結(jié)當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)。其總線內(nèi)部結(jié)構(gòu)包含：①數(shù)據(jù)傳送總線（由地址線、數(shù)據(jù)線、控制線組成）；②仲裁總線；③中斷和同步總線；④公用線（電源、地線、時(shí)鐘、復(fù)位等信號(hào)線）。計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，信息的傳輸方式可采用：①并行傳送；②串行傳送；③復(fù)用傳送。返回49本章小結(jié)各種外圍設(shè)備必須通過(guò)I/O接口與總線相連。I/O接口是指CPU、主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。接