第4章-S3C44B0X硬件結構與功能1概要第一頁，共84頁。本章主要內容本章主要介紹了S3C44B0X的體系結構及各種功能接口，主要包括以下內容：存儲器管理系統總線及時鐘中斷管理DMA、I/O口、定時器、A/D、I2C、SPI等接口結構第二頁，共84頁。第4章目錄1.S3C44B0簡介2.存儲器配置3.時鐘和功耗管理4.CUPWrapper和總線特性5.DMA控制器6.I/O端口7.PWM定時器和看門狗定時器8日歷時鐘9中斷控制10.串行口管理11LCD控制器12.IIS總線接口13.其他接口管理第三頁，共84頁。第4章目錄1.S3C44B0簡介2.存儲器配置3.時鐘和功耗管理4.CUPWrapper和總線特性5.DMA控制器6.I/O端口7.PWM定時器和看門狗定時器8日歷時鐘9中斷控制10.串行口管理11LCD控制器12.IIS總線接口13.其他接口管理第四頁，共84頁。4.1S3C44B0X簡介概述S3C44BOX是SAMSUNG公司推出的16/32位RISC處理器就，為手持設備和一般應用提供了高性價比和高性能的微控制器解決方案。

S3C44BOX是使用ARM7TDMI內核，采用0.25μmCMOS工藝制造。它的低功耗和全靜態(tài)設計特別適用于對成本和功耗敏感的應用。S3C44BOX的杰出特性是它的CPU核，是由ARM公司設計的16/32位ARM7TDMIRISC處理器（66MHz）。它包括了Thumb代碼壓縮器，一個片上的ICE斷點調試支持和一個32位的硬件乘法器。第五頁，共84頁。4.1S3C44B0X簡介S3C44BOX的特性-----------體系結構16/32位RISC體系結構和ARM7TDMI處理器內核強大的指令體系；Thumb代碼壓縮機，最大化代碼密度同時保持了32位指令的性能；基于JTAG的片上集成ICE調方式支持解決方案；32×8位硬件乘法器；實現低功耗SAMBAII的新型總線結構。第六頁，共84頁。4.1S3C44B0X簡介S3C44BOX的特性2.5VARM7TDMI內核，帶有8KBCache可選的內部SRAMLCD控制器（最大支持256色DSTN，LCD具有專用DMA）2通道UART帶有握手協議（支持IrDA1.0，具有16-byteFIFO）1通道SIO2個通用DMA2個外設用DMA，具有外部請求引腳外部存儲控制器（片選邏輯，FP/EDO/SDRAM控制器）5個PWM定時器和1通道內部定時器看門狗定時器71個通用I/O口8個外部中斷源具有日歷功能的RTC8通道10位ADC1個多主IIC總線控制器1個通道IIS總線控制器片上PLL時鐘產生器第七頁，共84頁。4.1S3C44B0X簡介S3C44BOX的體系結構第八頁，共84頁。第九頁，共84頁。4.1S3C44B0X簡介S3C44BOX的引腳-------------外形第十頁，共84頁。4.1S3C44B0X簡介S3C44BOX的引腳------引腳功能選擇使用示例S3C44BOX系列微控制器的引腳一般是多個功能復用，但是同一引腳在同一引腳在同一時刻只能使用其中一個功能，這可以通過設置PINSELx寄存器來選擇。GPIOTXD0PWM1輸出P0.0通過PINSEL0控制引腳功能第十一頁，共84頁。第4章目錄1.S3C44B0簡介2.存儲器管理3.時鐘和功耗管理4.CUPWrapper和總線特性5.DMA控制器6.I/O端口7.PWM定時器和看門狗定時器8日歷時鐘9中斷控制10.串行口管理11LCD控制器12.IIS總線接口13.其他接口管理第十二頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點有大端模式和小端模式。地址空間具有8個存儲體，每個存儲體可達32MB，總共可達到256MB；對所有存儲體的訪問大小均可進行改變（8位/16位/32位），總線寬度可編程；8個存儲器中，Bank0~Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FP/EDO/SDRAM等，Bank6和Bank7存貯容量大小相同；7個存儲器的起始地址固定，1個存儲器的起始地址可變。（即第8個可變）第十三頁，共84頁。SROM/DRAM/SDRAM(nGCS7)SROM/DRAM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM(nGCS3)SROM(nGCS2)SROM(nGCS1)SROM(Ngcs0)0x1000_00000x0c00_00000x0c00_00000x0a00_00000x0800_00000x0600_00000x0400_00000x0200_00000x01c0_00000x0000_000032MB32MB32MB32MB32MB28MB2/4/8/16/32MB2/4/8/16/32MB2564MBSA[27:0]可存放區(qū)特殊功能寄存器(4MB)復位后的存儲器映射表第十四頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點---------Bank6/Bank7存儲器的地址表存儲器地址2MB4MB8MB16MB32MBBank6起始地址0xc0000000xc0000000xc0000000xc0000000xc000000結束地址0xclfffff0xc3fffff0xc7fffff0xcffffff0xcdffffffBank7起始地址0xc2000000xc4000000xc8000000xc0000000xe000000結束地址0xc3fffff0xc7fffff0xcffffff0xcdffffff0xcffffff第十五頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點---------存儲器的大小端模式當ENDIAN為L時則使用大端模式，大/小端模式之所以存在是因為當在存儲器中存儲不同字長的數據時，大/小端模式定義了不同長度的數據類型的對齊方式。第十六頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點---------總線寬度

因為Bank0是系統自舉ROM存儲體，所以必須在訪問ROM之前定義Bank0的總線寬度

OM1OM0啟動ROM的數據寬度/位0080116103211測試模式其他存儲體的總線寬度只能在系統復位后由程序進行設定，由地址為0x01c8000的特殊寄存器BWSCON的相應位決定。第十七頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點---------存儲器引腳連接存儲地址引腳8位數據總線下的S3C44B0X地址16位數據總線下的S3C44B0X地址32位數據總線下的S3C44B0X地址A0A0A1A2A1A1A2A3A2A2A3A4A3A3A4A5┇┇┇┇第十八頁，共84頁。4.2存儲器管理S3C44BOX存儲系統的特點---------存儲器的分配存儲器與存儲器接口存儲器與存儲器接口Bank0BIOS512KB×2FlashBank4保留Bank116MBFlash硬盤Bank5保留Bank2USB接口Bank6系統內存SDRAMBank3LCD顯示模塊Bank7保留第十九頁，共84頁。4.2存儲器管理寄存器定義---------BWSCON總線寬度和等待狀態(tài)寄存器BWSCON寄存器主要用來設置外接存儲器的總線寬度和等待狀態(tài)。在BWXCON中，除了Bank0，對其他7個Bank都各對應有4個相關位的設置，分別為STx，WSx，DWx。第二十頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]第二十一頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]在nGCSn有效之前地址建立時間00=0時鐘周期01=1時鐘周期10=2時鐘周期11=4時鐘周期 初值：00第二十二頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]在nOE上芯片選擇建立時間00=0時鐘周期01=1時鐘周期10=2時鐘周期11=4時鐘周期 初值00第二十三頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]存取周期000=1時鐘周期001=2時鐘周期010=3時鐘周期011=2時鐘周期100=6時鐘周期101=8時鐘周期110=10時鐘周期111=14時鐘周期 初值：111第二十四頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]在nOE上芯片選擇保持時間00=0時鐘周期01=1時鐘周期10=2時鐘周期11=4時鐘周期 初值：000第二十五頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]在nGCSn有效地址保持時間00=0時鐘周期01=1時鐘周期10=2時鐘周期11=4時鐘周期 初值：00第二十六頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]頁模式存取周期00=2時鐘周期01=3時鐘周期10=4時鐘周期11=6時鐘周期 初值：00第二十七頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnTacsTcosTaccTochTcahTpacPMC位[14:13][12:11][10:8][7:6][5:4][3:2][1:0]頁模式配置00=正常01=4時鐘周期10=8時鐘周期11=16時鐘周期 初值？：00第二十八頁，共84頁。4.2存儲器管理寄存器定義---------BANKCONn控制寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，BANKCONnMTTacsTcosTaccTochTcahTpacPMC位[16：15][14:13][12:11][10:8][7:6][5:4][3:2][1:0]這兩位決定了Bank6和Bank7的存儲器類型00=ROMorSRAM01=FPDPAM10=EDODRAM11=Sync,DRAM 初值：11BANKCON6~BANKCON7的位定義第二十九頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]第三十頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]DRAM/SDRAM刷新使新0=禁止1=允許（自動刷新） 初值：1第三十一頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]DRAM/SDRAM刷新模式0=CBR/Auto刷新1=自刷新，在self-refresh時，DRAM/SDRAM控制信號被適當電平驅動 初值：0第三十二頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]DRAM/SDRAMRAS預充電時間DRAM：00=1.5時鐘周期01=2.5時鐘周期10=3.5時鐘周期11=4.5時鐘周期SDRAM:00=2時鐘周期01=3時鐘周期10=4時鐘周期11=無 初值：10第三十三頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]SDRAMRC最小時間：00=4時鐘周期01=5時鐘周期10=6時鐘周期11=7時鐘周期 初值：11第三十四頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]CAS保持時間（DRAM）00=1時鐘周期01=2時鐘周期10=3時鐘周期11=4時鐘周期 初值：00第三十五頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]未用 初值：0000第三十六頁，共84頁。4.2存儲器管理寄存器定義---------REFRESH刷新寄存器

S3C44BOX具有8個BANKCONn寄存器，分別對應著Bank—BANCONn寄存器針對操作時序進行設置，REFRESHREFENTREFMDTrpTrcTchrReservedRefreshCounter位[23][22][21:20][19:18][17:16][15:11][10:0]DRAM/SDRAM刷新計數值 初值：0第三十七頁，共84頁。4.2存儲器管理寄存器定義---------BANKSIAE寄存器

BANKSIAE寄存器定義了Bank的大小BANDSIZESCLKENReservedBK76MAP位432:0第三十八頁，共84頁。4.2存儲器管理寄存器定義---------BANKSIAE寄存器

BANKSIAE寄存器定義了Bank的大小BANDSIZESCLKENReservedBK76MAP位432:0設置為1，則SCLK僅在SDRAM存取周期產生，這個特征將使功能減少，推薦設置為1，0=標準1=低功能第三十九頁，共84頁。4.2存儲器管理寄存器定義---------BANKSIAE寄存器

BANKSIAE寄存器定義了Bank的大小BANDSIZESCLKENReservedBK76MAP位432:0無第四十頁，共84頁。4.2存儲器管理寄存器定義---------BANKSIAE寄存器

BANKSIAE寄存器定義了Bank的大小BANDSIZESCLKENReservedBK76MAP位432:0Bank6/Bank7存儲映射000：32MB/32MB100：2MB/2MB101：4MB/4MB110：SMB/SMB111：16MB/16MB第四十一頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]第四十二頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]無第四十三頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]寫突發(fā)脈沖長度推薦值為0第四十四頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]測試模式00：設置寄存器模式01，10，11：保留第四十五頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]CAS突發(fā)響應時間000=1時鐘周期010=2時鐘周期011=3時鐘周期其他保留第四十六頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]突發(fā)類型0：連續(xù)的（推薦）1：不適用第四十七頁，共84頁。4.2存儲器管理寄存器定義---------MRSR寄存器

MRSR是SDRAM模式設置寄存器MRSRReservedWBLTMCLBTBL位[11:10][9][8:7][6:4][3][2:0]突發(fā)長度000：1其他不適用第四十八頁，共84頁。第4章目錄1.S3C44B0簡介2.存儲器配置3.時鐘和功耗管理4.CUPWrapper和總線特性5.DMA控制器6.I/O端口7.PWM定時器和看門狗定時器8日歷時鐘9中斷控制10.串行口管理11LCD控制器12.IIS總線接口13.其他接口管理第四十九頁，共84頁。4.3時鐘和功耗管理概述

S3C44B0X的時鐘產生器可以為CPU產生要求的時鐘信號，同樣也為外設提供了時鐘信號。時鐘產生器可以通過軟件來控制是否為每個外部設備模塊提供時鐘信號，或者切斷與外部設備的聯系，以減少功耗。第五十頁，共84頁。4.3時鐘和功耗管理概述

S3C44B0X中的功耗管理提供5種模式正常模式慢速模式空閑模式停止模式LCD的SL空閑模式第五十一頁，共84頁。4.3時鐘和功耗管理寄存器定義PLL控制寄存器設置PLL參數-------PLL控制寄存器PLL輸出頻率計算公式如下:Fpllo=(m*Fin)/(p*2s)

其中m=(MDIV+8)，p=(PDIV+2)，s=SDIV，Fpllo必須大于20MHZ且少于66MHZ，Fpllo*2s必須少于170MHZ，Fin/p推薦為1MHZ或大于，但小于2MHZPLLCON位描述初始狀態(tài)MDIVPDIVSDIV[19:12][9:4][1:0]主分頻值預分頻值后分頻值0x380x080x0第五十二頁，共84頁。4.3時鐘和功耗管理寄存器定義-------時鐘控制寄存器CLKCONIISIICADCRTCGPIOUART1RART0BDMA0,1LCDCSIOZDMA0,1PWMTIMERIDLESL_IDLESTOP1514131211109876543210第五十三頁，共84頁。4.3時鐘和功耗管理寄存器定義-------時鐘控制寄存器CLKCONIISIICADCRTCGPIOUART1RART0BDMA0,1LCDCSIOZDMA0,1PWMTIMERIDLESL_IDLESTOP1514131211109876543210控制RTCblock的鐘控，即使該位為0,RTC定時器仍工作。0=禁止1=允許第五十四頁，共84頁。4.3時鐘和功耗管理寄存器定義-------時鐘控制寄存器CLKCONIISIICADCRTCGPIOUART1RART0BDMA0,1LCDCSIOZDMA0,1PWMTIMERIDLESL_IDLESTOP1514131211109876543210控制BDMAblock的鐘控，如果BDMA關斷，在外設總線上的外設不能存取。0=禁止1=允許第五十五頁，共84頁。4.3時鐘和功耗管理寄存器定義-------慢時鐘控制寄存器CLKSLOWPLL_OFFSLOW_BITSLOW_VAL位[5][4][3:0]第五十六頁，共84頁。4.3時鐘和功耗管理寄存器定義-------慢時鐘控制寄存器CLKSLOWPLL_OFFSLOW_BITSLOW_VAL位[5][4][3:0]0:PLL打開，PLL僅能在SLOW-BIT=1時打開，在PLL穩(wěn)定后（150us），SLOW—BIT位可以清除1：PLL-BIT關掉，PLL僅能在SLOW-BIT=1時關掉第五十七頁，共84頁。4.3時鐘和功耗管理寄存器定義-------慢時鐘控制寄存器CLKSLOWPLL_OFFSLOW_BITSLOW_VAL位[5][4][3:0]0:Fout=Fpllo(PLLoutput)1:Fout=Fin/(2*SLOW-VAL),(SLOW-VAL>0)Fout=Fin,(SLOW-VAL=0)100第五十八頁，共84頁。4.3時鐘和功耗管理寄存器定義-------慢時鐘控制寄存器CLKSLOWPLL_OFFSLOW_BITSLOW_VAL位[5][4][3:0]這四位是在SLOW-BIT位打開時slowclock的分頻值第五十九頁，共84頁。4.3時鐘和功耗管理寄存器定義-------鎖定時間計數值寄存器LOCKTIME位描述初始值LTIMECNT[11:0]PLL鎖定時間計數值oxfff第六十頁，共84頁。第4章目錄1.S3C44B0簡介2.存儲器配置3.時鐘和功耗管理4.CUPWrapper和總線特性5.DMA控制器6.I/O端口7.PWM定時器和看門狗定時器8日歷時鐘9中斷控制10.串行口管理11LCD控制器12.IIS總線接口13.其他接口管理第六十一頁，共84頁。4.4CPUWrapper和總線特性概述處理器wrapper包括一個cache、寫入緩沖器和CPU內核?？偩€仲裁邏輯決定每個總線占用者的優(yōu)先權。第六十二頁，共84頁。4.4CPUWrapper和總線特性內部SRAM

S3C44B0X具有一個最小8KB的4組相連cache或內部SRAM。如果內部SRAM為4KB，另外4KB內部存儲器可以用來作為2組相連cache。內部SRAM的存儲器操作周期為1MCLK。第六十三頁，共84頁。4.4CPUWrapper和總線特性總線優(yōu)先級

在S3C44B0X中，有7種總線控制器：LCD_DMA;BDMA0;BDMA1;ZDMA0;ZDMA1;Nbreq(外部總線master);CPUwrapper。DMA刷新控制器LCD_DMAZDMA0,1BDMA0,1外部總線控制器寫緩沖區(qū)Cache和CPU第六十四頁，共84頁。4.4CPUWrapper和總線特性寫緩沖區(qū)操作

S3C44B0X有4個寫緩沖區(qū)寄存器來提高存儲器的寫性能。每個寄存器包括一個32位數據區(qū)域，28位的地址區(qū)域和2位的狀態(tài)區(qū)域。第六十五頁，共84頁。4.4CPUWrapper和總線特性寫緩沖區(qū)操作第六十六頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]第六十七頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]保留第六十八頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]保留第六十九頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]數據異常控制，推薦值為0。0：允許數據異常1：不允許數據異常 初值0第七十頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]允許讀停止選項，推薦值為0。讀停止選項在Cache&CPUcore讀數據時插入—個間歇等待周期。0：允許讀停止1：允許讀停止 初值0第七十一頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]該位確定寫緩沖的允許/不允許，一些外部裝置需要最小的寫周期時間，如果允許寫緩沖，在由于連續(xù)的寫之間的周期將使之工作不正常。0=不允許寫緩沖操作1=允許寫緩沖操作 0第七十二頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]這兩位確定Cache模式00=8KB內部SRAM01=4KBCache,4KB內部SRAM10=保留11=8KBCache 初值00第七十三頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SYSCFG寄存器SYSCFGReservedReservedDA(reserved)RSE（reserved）WECMSE位[7][6][5][4][3][2:1][0]允許停止選項，推薦值為0。停止選項在使用Cache,產生非連續(xù)地址時，插入—0：不允許停止1：允許停止 初值1第七十四頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SBUSCON寄存器SBUSCONFIXS_LCD_DMAS_ZDMAS_BDMAS_nBREQLCD_DMAZDMABDMAnBREQ位[31][15:14][13:12][11:10[9:8][7:6][5:4][3:2][1:0]第七十五頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SBUSCON寄存器SBUSCONFIXS_LCD_DMAS_ZDMAS_BDMAS_nBREQLCD_DMAZDMABDMAnBREQ位[31][15:14][13:12][11:10[9:8][7:6][5:4][3:2][1:0]優(yōu)先模式0：輪轉優(yōu)先級1：固定優(yōu)先級 初值0xl第七十六頁，共84頁。4.4CPUWrapper和總線特性寄存器定義--------SBUSCON寄存器SBUSCONFIXS_LCD_DMAS_ZDMAS_BDMAS_nBREQL