電工電子綜合試驗電子計時器電路設(shè)計一、摘要數(shù)字鐘已成為人們?nèi)粘Ｉ钪斜夭豢缮俚谋匦杵罚瑥V泛用于個人家庭以及辦公室等公共場所，給人們的生活、學(xué)習(xí)、工作、娛樂帶來極大的方便。由于數(shù)字集成電路技術(shù)的發(fā)展和采用了先進的石英技術(shù)，使數(shù)字鐘具有走時準確、性能穩(wěn)定、攜帶方便等優(yōu)點，它還用于計時、自動報時及自動控制等各個領(lǐng)域。因此，研究數(shù)字時鐘及擴展其應(yīng)用，有著重要的實際意義。本實驗要求通過數(shù)字電路方法，設(shè)計完成一個多功能數(shù)字計時器的設(shè)計。該計時器完成從00:00到59:59的計時功能，并在控制電路的作用下實現(xiàn)快速校分，清零，自動報時等功能。所設(shè)計的電路采用中小規(guī)模集成電路實現(xiàn)，同時在設(shè)計過程中運用計算機軟件進行仿真，以驗證設(shè)計方案的可行性。通過該實驗，掌握數(shù)字電路的工作原理及學(xué)會設(shè)計數(shù)字邏輯電路的基本方法，電路調(diào)試及故障排除方法，鍛煉分析問題解決問題的能力。關(guān)鍵字：數(shù)字時鐘清零校分報時AbstractDigital

clockhasbecome

necessaryinpeople'sdailylife,

widelyusedinpersonalfamily,

office

andotherpublicplaces,

andbringsgreatconvenienceto

people'slife,

study,

work,

andentertainment.

Thedevelopmentofdigitalintegratedcircuittechnology

and

theuseofadvanced

quartz

technology,

the

digitalclock

hastheadvantagesofaccurate,

stableperformance,

convenienttocarry,

itisalso

usedinvariousfieldsof

timing,

automatictimingandautomaticcontrol

etc..

Therefore,

researchondigital

clockand

expandsits

application,

hastheimportantpracticalsignificance.Inthisexperiment,

throughthe

methodofdigitalcircuit

design

requirements,

designa

multifunctionaldigital

timer.

Thetimer

completedtimingfromthe

00:00

tothe59:59,

andrealizesthe

minuteadjusting,

underthecontrolofthecontrolcircuit

reset,

thefunctionofautomatictiming.

Thecircuitdesign

usingsmallscaleintegrated

circuitimplementation,

atthesametime

inthedesignprocess,

theuseofcomputersoftware

simulation,

to

verifythefeasibilityofdesign.

Throughtheexperiment,

masterthebasicmethod

principleand

learnto

design

digitallogiccircuitofdigitalcircuits,

circuitdebugging

andfault

eliminationmethod,

exercise

theabilityofanalyzingandsolvingproblems.Keyword：DigitalclockResetMinuteadjustingTiming二、實驗內(nèi)容及要求設(shè)計一個數(shù)字計時器，可以完成0分00秒~59分59秒的計時功能，并在控制電路的作用下具有開機清零、快速校分、整點報時功能。本設(shè)計采用中小規(guī)模集成電路實現(xiàn)，主要培養(yǎng)學(xué)生分析問題解決問題的能力，提高學(xué)生設(shè)計電路、調(diào)試電路的實驗技能。內(nèi)容設(shè)計安裝秒脈沖發(fā)生電路，為計時器提供脈沖f1=1HZ、為快速校分提供脈沖f2=2HZ、報時器提供驅(qū)動蜂鳴器的脈沖信號f3=500HZ[低音]、f4=1000HZ[高音]。安裝調(diào)試四位BCD碼譯碼顯示電路。設(shè)計、安裝、調(diào)試一小時六十進制計數(shù)器電路（00分00秒～59分59秒）整點計數(shù)。設(shè)計報時電路，使數(shù)字計時器從59分53秒開始報時，每隔一秒發(fā)一聲，共發(fā)三聲低音，一聲高音；即59分53秒、59分55秒、59分57秒發(fā)低音，59分59秒發(fā)高音。設(shè)計、安裝、調(diào)試校分、清零電路。要求：校分電路要防抖動，清零電路任意狀態(tài)可以清零。連接1——5各項設(shè)計電路實現(xiàn)一小時整點報時的電子計時器電路。要求設(shè)計正確，布局合理，排線整齊，功能齊全。三、實驗器材集成電路：NE555 1片 (多諧振蕩)CD4040 1片 （分頻）CD4518 2片 （8421BCD碼十進制計數(shù)器）CD4511 4片 （譯碼器）74LS00 3片 （與非門）74LS20 1片 （4輸入與非門）74LS21 2片 （4輸入與門）74LS74 1片 （D觸發(fā)器）電阻：1KΩ、3KΩ各1只，300Ω 共28只電容：0.047uf 1只共陰極雙字屏兩塊。四、數(shù)字計時器邏輯框圖：BCD碼譯碼顯示電路整點報時電路一小時六十進制計數(shù)器BCD碼譯碼顯示電路整點報時電路一小時六十進制計數(shù)器ff1=1HZ秒脈沖發(fā)生器秒脈沖發(fā)生器校正復(fù)位校正復(fù)位清零、快速校分電路f清零、快速校分電路f2=2HZK2K2K101010101ff3=500HZ各單元設(shè)計方法、過程、邏輯圖1：脈沖發(fā)生電路脈沖發(fā)生電路是為計時器提供計數(shù)脈沖的，因為設(shè)計的是計時器，所以需要產(chǎn)生1Hz的脈沖信號。這里采用NE555集成電路和分頻器CD4040構(gòu)成。555定時器不僅體積小，而且用它來構(gòu)成多諧振蕩器，波形穩(wěn)定，上升沿和下降沿小，振幅大，占空比可調(diào)，因此越來越廣泛地被用作振蕩器。而后通過CD4040產(chǎn)生幾種頻率供后面使用。(1)NE555：555集成定時器是一種將模擬和數(shù)字電路集成于一體的電子器件，使用十分靈活方便，只要外加少量的阻容元件，就能構(gòu)成多用途的電路，故其在電子技術(shù)中得到了廣泛的運用。NE555引腳圖其中1引腳為接地端，引腳2為觸發(fā)端，引腳3為輸出端，引腳4為復(fù)位端，引腳5為控制端，引腳6為閥值端，引腳7為放電端，引腳8為電源。當將NE555連結(jié)成圖三所示的多諧振蕩電路時。（2）CD4040集成電路CD4040是一種常用的12分頻集成電路。當在輸入端輸入某一頻率的方波信號時，其12個輸出端的輸出信號分別為該輸入信號頻率的2-1~2-12，在電路中利用其與NE555組合構(gòu)成脈沖發(fā)生電路。其引腳圖如下圖五：CD4040引腳圖其中VDD為電源輸入端，VSS為接地端，CP端為輸入端，CR為清零端，Q1~Q12為輸出端，其輸出信號頻率分別為輸入信號頻率的2-1~2-12。將圖三所示電路的輸出端接至CD4040的輸入端，則可以在Q12輸出端得到頻率大致為1Hz的方波信號。可以利用其為電子鐘的計時信號。另外，在Q11、Q3、Q2三個輸出端得到頻率大致為2Hz、500Hz和1kHz的信號，這三個信號在后面介紹的電路中還要用到。于是脈沖發(fā)生電路部分如下圖2：計時電路計時電路鐘的計數(shù)器，可以采用二-十進制加法計數(shù)器CD4518實現(xiàn)。60秒為1分，將分和秒的個位、十位分別在七段數(shù)碼顯示器上顯示出來，從0分0秒到59分59秒，然后重新計數(shù)。(1)74LS00（與非門）集成電路：74LS00是一種十分常見的集成電路，其中集成了4個與非門。74LS00引腳布局圖74LS00邏輯功能表：輸入輸出BAQ000011101110（2）CD4518集成電路CD4518時一種常用的8421BCD碼加法計數(shù)器。每一片CD4518集成電路中集成了兩個相互獨立的計數(shù)器，引腳圖如圖七所示。CD4518引腳圖CD4518邏輯功能如表所示。輸入輸出CRCPENQ3Q2Q1Q0清零1××0000計數(shù)0↑1BCD碼加法計數(shù)保持0×0保持計數(shù)00↓BCD碼加法計數(shù)保持01×保持計時電路中左半部分對應(yīng)的是分的十位和個位，右半部分對應(yīng)的是秒的個位和十位。清零信號最后由清零電路統(tǒng)一提供。秒的個位的CP端和分的個位的EN端都由校分電路提供信號。根據(jù)計數(shù)特點，在1000時，個位向十位發(fā)一個高位信號，但十位不變化，在個位由1001變?yōu)?000時，又向十位發(fā)了低位信號，十位由0000變?yōu)?001，依次計數(shù)下去。而由于十位到6時要進行清零，即在0110時進行清零，所以用Q1與Q2與非后再與清零信號與非送到Cr端。個位清零的話直接輸入清零信號即可。3：譯碼顯示電路：（1）CD4511集成電路CD4511是一種8421BCD碼向8段數(shù)碼管各引腳碼的轉(zhuǎn)換器。當在其四個輸入端輸入8421BCD碼時，其7個輸出端可直接輸出供7段數(shù)碼管使用的信號。其引腳圖如圖八所示:CD4511引腳圖根據(jù)CD4511的邏輯功能表可知，、輸入為1而輸入為0時其7個輸出端分別輸出一定的信號。只需將這些信號接入8段數(shù)碼管相對應(yīng)的引腳即可使其顯示我們所需要的數(shù)字。CD4511左側(cè)四個輸入端分別連接CD4518的4個輸出端。這樣8段數(shù)碼管就可以正常顯示計數(shù)器所記載的數(shù)字編碼了。由于電路的顯示部分不會出現(xiàn)小數(shù)，故8端數(shù)碼管的小數(shù)點引腳懸空，故譯碼顯示部分電路如下圖（以秒位為例）：CD4511邏輯功能如下表：校分電路總信號校分電路總信號譯碼顯示電路圖4：校分電路校分電路要實現(xiàn)的功能：電路中存在一個開關(guān)，當開關(guān)打到“正常”檔時，計數(shù)器正常計數(shù)；當開關(guān)打到“校分”檔時，分計數(shù)器進行快速校分（即分計數(shù)器可以不受秒計數(shù)器的進位信號控制，而選通一個頻率較快的校分信號進行校分），而秒計數(shù)器保持。在任何時候，撥動校分開關(guān)，可以進行快速校分。即令計時器分為快速計數(shù)，而秒位保持。由于D觸發(fā)器的輸出端只在時鐘的上升沿變化，而其他時刻保持上一次的電平，故可以用其構(gòu)成防顫抖電路，在校分電路中有其應(yīng)用。在電路中添加一個D觸發(fā)器效果會比較好。（1）74LS74集成電路74LS74集成電路是一種D觸發(fā)器。:74LS74引腳圖由圖可見，每片74LS74中集成了兩個D觸發(fā)器。由于電路中只需要用到一個D觸發(fā)器，故假設(shè)用到74LS74中的1號觸發(fā)器。由其功能表可知，當CP端接入時鐘，和端接入高電平，D端接入輸入信號時，在每個時鐘的下降沿時刻輸出Q都輸出與輸入D相同的電平，輸出相反的電平。74LS74的功能表如下：輸入輸出CPD清零×01×01置“1”×10×10送“0”↑1101送“1”↑1110保持011×保持不允許×00×不確定其中輸出端直接與分計時器的個位時鐘端相連接。正常計時狀態(tài)下，開關(guān)連接高電平，此時Q端輸出高電平，總輸出端的信號與秒的十位進位信號相同。當開關(guān)連接低電平時，Q端輸出低電平，總輸出端輸出信號為2Hz的時鐘信號。此電路防顫抖的原理在于：當開關(guān)在兩種狀態(tài)之間轉(zhuǎn)換時，由于機械振動，在很短的時間中（常為幾毫秒）會在高低電平之間來回波動，相應(yīng)的產(chǎn)生幾個上升沿。如果直接將開關(guān)的輸出端直接連接至分個位的時鐘的話，這些上升沿將導(dǎo)致它瞬間跳變幾個數(shù)值。然而在加上D觸發(fā)器之后，由于在沒有時鐘上升沿的時候，輸出信號保持，而其時鐘頻率相對與顫抖頻率是很小的，也就是說在開關(guān)顫抖過程中觸發(fā)器的輸出是不變的，從而避免了分計數(shù)器數(shù)值的跳變。5：清零電路清零電路為了考慮到防抖動，因此在這里也采用觸發(fā)器來實現(xiàn)。因為前面74LS74還有一端沒有用著，正好可以利用剩余的部分接到開關(guān)上來實現(xiàn)同步清零。正常狀態(tài)下，開關(guān)打在高電平，電路正常工作。當需要清零時，打到低電平位置，Q端輸出低電平，根據(jù)前面計時電路的電路圖，可以分析出秒和分的十位得以清零。輸出高電平，直接輸出到4518的Cr端。根據(jù)CD4518的功能表當Cr端為高電平時，進行清零。所以秒和分的個位得以清零。電路圖如下：6:報時電路本次實驗中報時電路的設(shè)計要求是在59:53、59:55、59:57發(fā)低音，輸入500HZ信號；在59：59發(fā)高音，輸入1KHZ信號。用二進制數(shù)分別表示報時情況：時刻分十位分個位秒十位秒個位音高頻率m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低500Hz59分55秒0101100101010101低500Hz59分57秒0101100101010111低500Hz59分59秒0101100101011001高1000Hz對于分的十位個位和秒的十位，在鳴響的時候給出的信號應(yīng)該是一樣的。所以公示中有共同項m7m5m4m1s7s5,剩下的就是考慮秒個位的區(qū)別在s1為1時，s3，s2中有一個為1即發(fā)出500HZ的低聲鳴響，在s4為1時發(fā)出1000HZ的高聲鳴響。因此，總結(jié)得出公式為：F=59：53f3+59：55f3+59：57f3+59：59f4＝59：51（s2f3＋s3f3＋s4f4），其中F為最后要傳到揚聲器中的信號,f3為500HZ信號，f4為1KZ的信號。該邏輯關(guān)系運用74LS00、74LS20、74LS21集成電路連接實現(xiàn),以下為引腳圖：74LS00引腳圖74LS20引腳圖74LS21引腳圖從以上三個引腳圖中我們可以很清楚的看出它們的內(nèi)部結(jié)構(gòu)以及其邏輯功能。在此計時器電路中，這三種集成電路按邏輯圖關(guān)系連接，可以實現(xiàn)報時功能。電路圖如下：電路總圖五．電路調(diào)試和改進意見5.1電路調(diào)試1、進行電路連接前，要先檢查門電路是否有損壞，確保無誤后再接入電路中；2、按照脈沖發(fā)生模塊、計時模塊、清零模塊、手動校分模塊、仿電臺報時模塊的先后將各模塊級聯(lián)；3、每完成一個模塊，用信號發(fā)生器、萬用表、示波器等檢查模塊功能，當此模塊正常工作，再進行下一模塊的連接；4、電路調(diào)試中，應(yīng)盡量將導(dǎo)線鋪平整，并且導(dǎo)線之間最好不要有交叉，防止信號干擾。5.2改進意見1、電路中多處用到電阻，應(yīng)經(jīng)過粗略計算，選擇合適電阻；2、由于電路中同時使用了TTL和COMS集成電路，可能出現(xiàn)電壓、電流不匹配的現(xiàn)象，故在部分接口處加緩沖器；3、級聯(lián)時如果出現(xiàn)時序配合不同步，或脈沖干擾，引起的邏輯混亂，可以增加多級邏輯門來延時。如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端Vcc加退藕濾波電容。通常用幾十微法的大電容與0.01μF的小電容相并聯(lián)。六．實驗中遇到的問題、出現(xiàn)原因及解決方法6.1計時電路的問題在連接計時電路的過程中，當接完前兩位后，接入電源和脈沖，電路不能正確計時。檢查后發(fā)現(xiàn)74LS161芯片的使能端沒有接完整，經(jīng)過查功能表，將使能端接入電路之后，電路還是有點小問題，秒個位的數(shù)字7、8顯示有缺陷，經(jīng)過對線路的仔細檢查，可能是有的插口接觸不良，認真插好每個接口后，前兩位能正常計時。秒個位與秒分位均能順利完成計數(shù)，但是當分個位計數(shù)時，卻又始終顯示不正確的數(shù)字，經(jīng)過第一遍檢查，發(fā)現(xiàn)原來是4511與譯碼器的各接線端有接線錯誤，重新接線后，本以為已經(jīng)將解決了問題，但發(fā)現(xiàn)顯示卻始終為零。經(jīng)過一番思考后，得出了錯誤的原因，既然顯示始終為零，那么便是不進位，顯然是進位端出現(xiàn)了問題，果然，經(jīng)過檢查，向4518的進位輸入端連錯了，再次連線整理后，顯示的數(shù)值果然正確了。七．實驗體會7.1對于電路設(shè)計的思考1、在設(shè)計復(fù)雜電路時，多采用自頂而下的模塊化設(shè)計方法。分模塊設(shè)計，有效提高電路設(shè)計的效率，方便錯誤的檢查。2、多模塊電路級聯(lián)時應(yīng)減少模塊間的聯(lián)系和耦合，解耦使得電路各部分不相互影響，莫一部分電路出現(xiàn)故障不會影響到其他部分。同時，方便電路設(shè)計，減少在實際電路中出錯。例如，本文設(shè)計在設(shè)計動態(tài)顯示電路時，七段字型數(shù)碼管陰極電壓被抬高，產(chǎn)生邏輯錯誤，所以最好在七段字型數(shù)碼管和驅(qū)動電路間加上緩沖器，就不會發(fā)生錯誤。7.2實驗過程的體會經(jīng)過這一個星期的課程設(shè)計，我學(xué)到了許多東西，對課本上的內(nèi)容的理解加深了印象，同時也學(xué)會了一種學(xué)習(xí)的態(tài)度。之前的學(xué)習(xí)中，我一般都是搞懂原理，會做題，考試能拿到好的成績就