-.z.實(shí)驗(yàn)2組合邏輯電路〔半加器全加器及邏輯運(yùn)算〕一、實(shí)驗(yàn)?zāi)康?.掌握組合邏輯電路的功能測(cè)試。2.驗(yàn)證半加器和全加器的邏輯功能。3.學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)儀器及材料1.Dais或XK實(shí)驗(yàn)儀 一臺(tái)2.萬(wàn)用表 一臺(tái)3.器件：74LS00三輸入端四與非門(mén) 3片74LS86三輸入端四與或門(mén) 1片74LS55四輸入端雙與或門(mén) 1片三、預(yù)習(xí)要求1.預(yù)習(xí)組合邏輯電路的分析方法。2.預(yù)習(xí)用與非門(mén)和異或門(mén)構(gòu)成的半加器、全加器的工作原理。3.學(xué)習(xí)二進(jìn)制數(shù)的運(yùn)算。四、實(shí)驗(yàn)容1.組合邏輯電路功能測(cè)試。圖2－1⑴用2片74LS00組成圖2－1所示邏輯電路。為便于接線和檢查，在圖中要注明芯片編號(hào)及各引腳對(duì)應(yīng)的編號(hào)。⑵圖中A、B、C接電平開(kāi)關(guān)，Y1、Y2接發(fā)光管顯示。⑶按表2－1要求，改變A、B、C的狀態(tài)填表并寫(xiě)出Y1、Y2邏輯表達(dá)式。⑷將運(yùn)算結(jié)果與實(shí)驗(yàn)比擬。表2－1輸入輸出ABCY1Y20000000101011111111111010100111011001010實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：1〕連線圖：2〕實(shí)驗(yàn)圖：實(shí)驗(yàn)總結(jié)：用兩片74ls00芯片可實(shí)現(xiàn)如圖電路功能2.測(cè)試用異或門(mén)〔74LS86〕和與非門(mén)組成的半加器的邏輯功能。根據(jù)半加器的邏輯表達(dá)式可知，半加器Y是A、B的異或，而進(jìn)位Z是A、B相與，故半加器可用一個(gè)集成異或門(mén)和二個(gè)與非門(mén)組成如圖2－2。圖2－2⑴在實(shí)驗(yàn)儀上用異或門(mén)和與門(mén)接成以上電路。A、B接電平開(kāi)關(guān)S，Y、Z接電平顯示。⑵按表2－2要求改變A、B狀態(tài)，填表。表2－2輸入端A0101B0011輸出端Y0110Z0001實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：管腳圖：實(shí)驗(yàn)圖〔4〕實(shí)驗(yàn)總結(jié)：用異或門(mén)〔74LS86〕和與非門(mén)可組成半加器3.測(cè)試全加器的邏輯功能。⑴寫(xiě)出圖2－3電路的邏輯表達(dá)式。⑵根據(jù)邏輯表達(dá)式列真值表。⑶根據(jù)真值表畫(huà)邏輯函數(shù)SiCi的卡諾圖。BiBi,Ci-1000111100001010111AiBi,Ci-1000111100010111010Si= Ci=圖2－3⑷填寫(xiě)表2－3各點(diǎn)狀態(tài)。表2－3AiBiCi-1YZX1X2X3SiCi00000111000100111010100101011011011011010011010110011110111110100111011110111001⑸按原理圖選擇與非門(mén)并接線進(jìn)展測(cè)試，將測(cè)試結(jié)果記入表2－4，并與上表進(jìn)展比擬看邏輯功能是否一致。表2－4AiBiCi-1CiSi0000001001100011101000101011101011011111實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：1〕引腳圖： 2〕實(shí)驗(yàn)圖：實(shí)驗(yàn)總結(jié)：3個(gè)74ls00芯片可構(gòu)成全加器4.測(cè)試用異或、與或和非門(mén)組成的全加器的邏輯功能。全加器可以用兩個(gè)半加器和兩個(gè)與門(mén)一個(gè)或門(mén)組成，在實(shí)驗(yàn)中，常用一塊雙異或門(mén)、一個(gè)與或門(mén)和一個(gè)非門(mén)實(shí)現(xiàn)。畫(huà)出用異或門(mén)、與或非門(mén)和與門(mén)實(shí)現(xiàn)全加器的邏輯電路圖,寫(xiě)出邏輯表達(dá)式。⑵找出異或門(mén)、與或非門(mén)和與門(mén)器件，按自己畫(huà)出的圖接線。接線時(shí)注意與或非門(mén)中不用的與門(mén)輸入端接地。⑶當(dāng)輸入端Ai、Bi、Ci－1為以下情況時(shí)，用萬(wàn)用表測(cè)量Si和Ci的電位并將其轉(zhuǎn)為邏輯狀態(tài)填入表2－5。表2－5輸入端Ai00001111Bi00110011Ci-101010101輸出Si01101001Ci00010111實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：Si=A⊕B⊕CCi=AB+BC+AC引腳圖：實(shí)驗(yàn)圖：實(shí)驗(yàn)3觸發(fā)器一、實(shí)驗(yàn)?zāi)康?．熟悉并掌握R－S、D、J－K觸發(fā)器的構(gòu)成，工作原理和功能測(cè)試方法。2．學(xué)會(huì)正確使用觸發(fā)器集成芯片。3．了解不同邏輯功能FF相互轉(zhuǎn)換的方法。二、實(shí)驗(yàn)儀器及材料雙蹤示波器 一臺(tái)Dais或XK實(shí)驗(yàn)儀 一臺(tái)器件74LS00二輸入端四與非門(mén) 1片74LS74雙D觸發(fā)器 1片74LS112雙J-K觸發(fā)器 1片實(shí)驗(yàn)容1.根本R－SFF功能測(cè)試：兩個(gè)TTL與非門(mén)首尾相接構(gòu)成的根本R-SFF的電路如圖3－1所示。⑴試按下面的順序在/Sd，/Rd端加信號(hào)：/Sd=0/Rd=1/Sd=1/Rd=1/Sd=1/Rd=0/Sd=1/Rd=1觀察并記錄FF的Q、/Q端的狀態(tài)，將結(jié)果填入下表3－1中，并說(shuō)明在上述各種輸入狀態(tài)下，F(xiàn)F執(zhí)行的功能？圖3-1根本R－SFF電路表3-1/Sd/RdQ/Q邏輯功能0110置11110保持1001置01101保持⑵/Sd接低電平，/Rd端加脈沖。⑶/Sd接高電平，/Rd端加脈沖。⑷令/Rd=/Sd，/Sd端加脈沖。記錄并觀察⑵、⑶、⑷三各情況下，Q、/Q端的狀態(tài)。從中你能否總結(jié)出根本R-SFF的Q、/Q端的狀態(tài)改變和輸入端Sd，Rd的關(guān)系。⑸當(dāng)/Sd，/Rd都接低電平時(shí)，觀察Q、/Q端的狀態(tài)。當(dāng)/Sd，/Rd同時(shí)由低電平跳為高電平時(shí)，注意觀察Q、/Q端的狀態(tài)。重復(fù)3~5次看Q、/Q端的狀態(tài)是否一樣，以正確理解"不定〞狀態(tài)的含義。實(shí)驗(yàn)過(guò)程：1〕引腳圖：2〕實(shí)驗(yàn)圖：2．維持一阻塞型D發(fā)器功能測(cè)試。雙D型正沿邊維持一阻塞型觸發(fā)器74LS74的邏輯符號(hào)如圖3－2所示圖3-2DFF邏輯符號(hào)圖中/Sd，/Rd為異步置位1端，置0端〔或稱異步置位，復(fù)位端〕。CP為時(shí)鐘脈沖端。試按下面步驟做實(shí)驗(yàn)：⑴分別在/Sd，/Rd端加低電平，觀察并記錄Q、/Q端的狀態(tài)。⑵令/Sd，/Rd端為高電平，D端分別接高，低電平，用點(diǎn)動(dòng)脈沖作為CP，觀察并記錄當(dāng)CP為0、↑、1、↓時(shí)Q端狀態(tài)的變化。⑶當(dāng)/Sd=/Rd=1、CP=0〔或CP=1〕，改變D端信號(hào)，觀察Q端的狀態(tài)是否變化？整理上述實(shí)驗(yàn)數(shù)據(jù)，將結(jié)果填入下表3－2中。⑷/Sd=/Rd=1，將D和Q端相連，CP加連續(xù)脈沖，用雙蹤示波器觀察并記錄Q相對(duì)于CP的波形。表3－2/Sd/RdCPDQnQn+100XX011110XX001011↓0001011↓10111110⑴X0111實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：引腳圖：2〕實(shí)驗(yàn)圖：3．負(fù)邊沿J－K觸發(fā)器功能測(cè)試雙J-K負(fù)邊沿觸發(fā)器74LS112芯片的邏輯符號(hào)如圖3－3所示。圖3－3J-KFF邏輯符號(hào)自擬實(shí)驗(yàn)步驟，測(cè)試其功能，并將結(jié)果填入下表3－3中。假設(shè)令J=K=1時(shí)，CP端加連續(xù)脈沖，用雙蹤示波器觀察Q~CP波形，和DFF的D和Q端相連時(shí)觀察到的Q端的波型相比擬，有何異同點(diǎn)？表3－3/Sd/RdCPJKQnQn+101XXXX110XXXX011↓0X0011↓1X0111↓X01111↓X1104．觸發(fā)器功能轉(zhuǎn)換⑴將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T＇觸發(fā)器，列出表達(dá)式，畫(huà)出實(shí)驗(yàn)電路圖。⑵接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形。比擬兩者關(guān)系。⑶自擬實(shí)驗(yàn)數(shù)據(jù)表并填寫(xiě)之。實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖Qn+1=J/Qn+/KQn令J=1，K=1；Qn+1=/Qn實(shí)驗(yàn)圖：四、實(shí)驗(yàn)報(bào)告1.整理實(shí)驗(yàn)數(shù)據(jù)、圖表并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)展分析討論。寫(xiě)出實(shí)驗(yàn)容3、4的實(shí)驗(yàn)步驟及表達(dá)式。D觸發(fā)器：JK觸發(fā)器:畫(huà)出實(shí)驗(yàn)4的電路圖及相應(yīng)表格。4.總結(jié)各類觸發(fā)器特點(diǎn)。實(shí)驗(yàn)4時(shí)序電路一、實(shí)驗(yàn)?zāi)康?.掌握常用時(shí)序電路分析，設(shè)計(jì)及測(cè)試方法。2.訓(xùn)練獨(dú)立進(jìn)展實(shí)驗(yàn)的技能。二、實(shí)驗(yàn)儀器及材料料1．雙蹤示波器 一臺(tái)2.Dais或XK實(shí)驗(yàn)儀 一臺(tái)3．器件74LS73雙J－K觸發(fā)器 2片74LS174雙D觸發(fā)器 1片74LS10三輸入三與非門(mén) 1片三、實(shí)驗(yàn)容1.異步二進(jìn)制計(jì)數(shù)器⑴按圖4－1接線圖4－1⑵由CP端輸入單脈沖，測(cè)試并記錄Q1~Q4端狀態(tài)及波形。⑶試將異步二進(jìn)制加法計(jì)數(shù)改為減法計(jì)數(shù)，參考加法計(jì)數(shù)器，要驗(yàn)并記錄。實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：1〕~：００００→０００１→００１０→００１１→０１００→０１０１→０１１０→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１０→１１１１→００００減法計(jì)數(shù)器：~：１１１１→１１１０→１１０１→１１００→１０１１→１０１０→１００１→１０００→０１１１→０１１０→０１０１→０１００→００１１→００１０→０００１→００００2．異步二一十進(jìn)制加法計(jì)數(shù)器⑴按圖4－2接線。圖4－2QA、QB、QC、QD四個(gè)輸出端分別接發(fā)光二極管顯示，復(fù)位端R接入單脈沖，CP接連續(xù)脈沖。⑵在CP端接連續(xù)脈沖，觀察CP、QA、QB、QC及QD的波形，并畫(huà)出它們的波形。⑶將圖4－1改為一個(gè)異步二一十進(jìn)制減法計(jì)數(shù)器，并畫(huà)出CP、QA、QB、QC及QD的波形。實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：實(shí)驗(yàn)圖：3.自循環(huán)移位存放器一環(huán)形計(jì)數(shù)器。⑴按圖4－3接線，將A、B、C、D置為1000，用單脈沖計(jì)數(shù)，記錄各觸發(fā)器狀態(tài)。圖4－3改為連續(xù)脈沖計(jì)數(shù)，并將其中一個(gè)狀態(tài)為"0〞的觸發(fā)器置為"1〞〔模擬干擾信號(hào)作用的結(jié)果〕，觀察記數(shù)器能否正常工作。分析原因。ABCD依次顯示：1000→1100→1110→1111→0111→0011→0001→0000→1000， 能正常工作⑵按圖4－4接線，現(xiàn)非門(mén)用74LS10三輸入端三與非門(mén)重復(fù)上述實(shí)驗(yàn)，比照實(shí)驗(yàn)結(jié)果，總結(jié)關(guān)于自啟動(dòng)的體會(huì)。圖4－4實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：實(shí)驗(yàn)結(jié)果：ABCD依次顯示：1000→0100→0010→0001→1000，不能自啟動(dòng)四、實(shí)驗(yàn)報(bào)告1.畫(huà)出實(shí)驗(yàn)容要求的波形及記錄表格。2.總結(jié)時(shí)序電路特點(diǎn)。時(shí)序電路具有如下特點(diǎn)：〔1〕路由組合電路和存儲(chǔ)電路組成?！?〕電路中存在反應(yīng)，因而電路的工作狀態(tài)與時(shí)間因素相關(guān)，即時(shí)序電路的輸出由電 路的輸入和電路原來(lái)的狀態(tài)共同決定。實(shí)驗(yàn)5集成計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康?.熟悉集成計(jì)數(shù)器邏輯功能和各控制端作用。2.掌握計(jì)數(shù)器使用方法。二、實(shí)驗(yàn)儀器有為材料1.雙蹤示波器 一臺(tái)2.Dais或XK實(shí)驗(yàn)儀 一臺(tái)3.器件74LS290十進(jìn)制計(jì)數(shù)器 2片三、實(shí)驗(yàn)容及步驟1.集成計(jì)數(shù)器74LS290功能測(cè)試。74LS290是二一五一十進(jìn)制異步計(jì)數(shù)器。邏輯簡(jiǎn)圖為圖5－1所示。圖5－174LS290邏輯圖74LS290具有下述功能：⑴直接置0〔R0⑴·R0⑵=1〕，直接置9〔R9⑴·R9⑵=1〕⑵二進(jìn)制計(jì)數(shù)〔CP1輸入QA輸出〕⑶五進(jìn)制計(jì)數(shù)〔CP2輸入QDQAQB輸出〕⑷十進(jìn)制計(jì)數(shù)〔兩種接法如圖5－2A、B所示〕。圖5－2十進(jìn)制計(jì)數(shù)器實(shí)驗(yàn)圖：2．計(jì)數(shù)器連接分別用2片74LS290計(jì)數(shù)器連接成二位數(shù)五進(jìn)制、十進(jìn)制計(jì)數(shù)器。⑴畫(huà)出連線電路圖。⑵按圖接線，并將輸出端接到數(shù)碼顯示器的相應(yīng)輸入端，用單脈沖作為輸入脈沖驗(yàn)證設(shè)計(jì)是否正確。⑶畫(huà)出四位計(jì)數(shù)器連接圖并總結(jié)多級(jí)計(jì)數(shù)器連接規(guī)律。表5－1功能表R0⑴R0⑵R9⑴R⑵輸出HHLX0000HHXL0000XXHH1001XLXL計(jì)數(shù)LXLX計(jì)數(shù)LXXL計(jì)數(shù)XLLX計(jì)數(shù)表5－2十進(jìn)制00000100012001030011401005010160110701118100091001表5－3雙五進(jìn)制計(jì)數(shù)輸出QDQCQBQA0000010001200103001140100500006789實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：雙五進(jìn)制十進(jìn)制：3．任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法。采用脈沖反應(yīng)法〔稱復(fù)位法或置位法〕，可用74LS290組成任意?！睲〕計(jì)數(shù)器。圖5－3是用74LS290實(shí)現(xiàn)模7計(jì)數(shù)器的兩種方案，圖〔A〕采用復(fù)位法，即計(jì)數(shù)計(jì)到M異步清0，圖〔B〕采用置位法，即計(jì)數(shù)計(jì)到M-1異步置0。圖5－374LS290實(shí)現(xiàn)七進(jìn)制數(shù)方法當(dāng)實(shí)現(xiàn)十以上時(shí)制的計(jì)數(shù)器時(shí)可將多片連接使用。圖5－4是45進(jìn)制計(jì)數(shù)一種方案，輸出為8421BCD碼。圖5－4⑴按圖5－4接線，并將輸出接到顯示器上驗(yàn)證。⑵設(shè)計(jì)一個(gè)六十進(jìn)制計(jì)數(shù)器并接線驗(yàn)證。⑶記錄上述實(shí)驗(yàn)各級(jí)同步波形。實(shí)驗(yàn)過(guò)程及實(shí)驗(yàn)圖：45進(jìn)制：60進(jìn)制：四、實(shí)驗(yàn)報(bào)告1．整理實(shí)驗(yàn)容和各實(shí)驗(yàn)數(shù)據(jù)。2．畫(huà)出實(shí)驗(yàn)容1、2所要求的電路圖及波形圖。3．總結(jié)計(jì)數(shù)器使用特點(diǎn)。(1)首先必