基本信息課程名稱集成電路設(shè)計(jì)課程設(shè)計(jì)課程性質(zhì)√必修○限選○選修○素拓○跨學(xué)科授課專業(yè)班級(jí)學(xué)生人數(shù)：所處年級(jí)○一年級(jí)○二年級(jí)○三年級(jí)√四年級(jí)總學(xué)時(shí)60理論課時(shí)0實(shí)驗(yàn)課時(shí)60學(xué)分2課程教材--上課時(shí)間上課地點(diǎn)答疑時(shí)間--答疑地點(diǎn)--先修課程VerilogHDL設(shè)計(jì)基礎(chǔ)本課程在授課對(duì)象所學(xué)專業(yè)人才培養(yǎng)中的作用與地位通過(guò)本課程設(shè)計(jì)，可進(jìn)一步應(yīng)用和鞏固《數(shù)字集成電路設(shè)計(jì)》、《EDA技術(shù)實(shí)驗(yàn)》等課程所學(xué)知識(shí)，使學(xué)生對(duì)數(shù)字集成電路的設(shè)計(jì)流程有較完整和深入的認(rèn)識(shí)，能夠較熟練地應(yīng)用相關(guān)EDA工具（DC、PT、NC_Verilog）進(jìn)行數(shù)字集成電路的設(shè)計(jì)開(kāi)發(fā)，進(jìn)一步培養(yǎng)學(xué)生集成電路設(shè)計(jì)、綜合及靜態(tài)時(shí)序分析能力和較好的學(xué)習(xí)與實(shí)踐能力。本課程在知識(shí)傳授、能力提升、素質(zhì)培養(yǎng)各方面的教學(xué)目標(biāo)鞏固《數(shù)字集成電路設(shè)計(jì)》、《EDA技術(shù)實(shí)驗(yàn)》等課程所學(xué)知識(shí)，要求學(xué)生根據(jù)指導(dǎo)教師布置的設(shè)計(jì)題目，根據(jù)集成電路設(shè)計(jì)流程，使用EDA工具完成電路的系統(tǒng)結(jié)構(gòu)劃分、Verilog語(yǔ)言描述、功能仿真、綜合、靜態(tài)時(shí)序分析及后仿真等。通過(guò)本課程設(shè)計(jì)，學(xué)生可對(duì)數(shù)字集成電路設(shè)計(jì)流程有較完整和深入的認(rèn)識(shí)，可進(jìn)一步增強(qiáng)應(yīng)用相關(guān)EDA工具的能力，為今后從事數(shù)字集成電路設(shè)計(jì)奠定良好的基礎(chǔ)。學(xué)生情況分析經(jīng)過(guò)《數(shù)字電路與邏輯設(shè)計(jì)》,《VerilogHDL數(shù)字系統(tǒng)設(shè)計(jì)》,《數(shù)字集成電路設(shè)計(jì)》,《EDA技術(shù)實(shí)驗(yàn)》等課程的學(xué)習(xí)，學(xué)生已經(jīng)對(duì)數(shù)字集成電路設(shè)計(jì)的基本流程有了一定了解和掌握。但如何使學(xué)生綜合應(yīng)用所學(xué)知識(shí)，完成一個(gè)較復(fù)雜電路從前端到后端的設(shè)計(jì)工作（包括系統(tǒng)結(jié)構(gòu)劃分、Verilog語(yǔ)言描述、功能仿真、綜合、靜態(tài)時(shí)序分析及后仿真等）仍然是難點(diǎn)，需要提高。所出題目難度適中，學(xué)生可基于題目完成數(shù)字集成電路從前端到后端的設(shè)計(jì)工作，從而提高學(xué)生數(shù)字集成電路設(shè)計(jì)的實(shí)踐能力。部分學(xué)生參與過(guò)科研活動(dòng)或?qū)W科競(jìng)賽，并取得了一定的成績(jī)，實(shí)踐動(dòng)手能力相對(duì)較強(qiáng)?？赏ㄟ^(guò)劃分小組，讓這些同學(xué)帶動(dòng)其他同學(xué)，通過(guò)互相討論、學(xué)習(xí)，使基礎(chǔ)較弱的同學(xué)也能跟得上、學(xué)得懂、做的出。另外，大四學(xué)生面臨考研、找工作，出勤率相對(duì)較低，需加強(qiáng)平時(shí)成績(jī)考核，以保證學(xué)習(xí)效果。二、課程大綱《集成電路設(shè)計(jì)課程設(shè)計(jì)》課程教學(xué)大綱CourseProjectforICDesign課程編號(hào)：DZ240060適用專業(yè)：集成電路設(shè)計(jì)與集成系統(tǒng)先修課程：學(xué)分?jǐn)?shù)：2總學(xué)時(shí)數(shù)：2周 實(shí)驗(yàn)（上機(jī)）學(xué)時(shí)：2周考核方式：系考執(zhí)筆者：孟李林編寫(xiě)日期：2010-07-2一、課程性質(zhì)和任務(wù)本課程設(shè)計(jì)屬于實(shí)踐課程，主要針對(duì)集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)本科生，是重要的實(shí)踐教學(xué)環(huán)節(jié)，應(yīng)安排在第七學(xué)期后兩周。通過(guò)本課程的實(shí)踐學(xué)習(xí)，使學(xué)生鞏固《數(shù)字集成電路設(shè)計(jì)》、《CMOS模擬集成電路設(shè)計(jì)》、《EDA技術(shù)實(shí)驗(yàn)》等課程所學(xué)知識(shí)，熟練掌握集成電路設(shè)計(jì)的流程，熟練使用集成電路設(shè)計(jì)流程中的相應(yīng)EDA工具軟件，使學(xué)生初步具有對(duì)集成電路設(shè)計(jì)的綜合能力和實(shí)踐能力。課程教學(xué)內(nèi)容和要求課程設(shè)計(jì)要求學(xué)生根據(jù)指導(dǎo)教師布置的設(shè)計(jì)題目，使用EDA工具完成集成電路設(shè)計(jì)全部設(shè)計(jì)流程，包括：選題，需求分析，技術(shù)規(guī)范制訂，詳細(xì)方案設(shè)計(jì)，電路設(shè)計(jì)，設(shè)計(jì)功能仿真，電路綜合，靜態(tài)時(shí)序分析，版圖設(shè)計(jì)等。通過(guò)本課程的訓(xùn)練，使學(xué)生對(duì)集成電路設(shè)計(jì)流程有較完整和深入的認(rèn)識(shí)和理解，能夠熟練掌握和應(yīng)用相關(guān)的EDA實(shí)現(xiàn)工具，培養(yǎng)學(xué)生初步的集成電路綜合設(shè)計(jì)能力和較好的學(xué)習(xí)與實(shí)踐能力。選題由教師提供設(shè)計(jì)題目，學(xué)生自己選題，完成IC設(shè)計(jì)流程的實(shí)踐學(xué)習(xí)需求分析、技術(shù)規(guī)范制訂對(duì)選題進(jìn)行需求分析，提出合理的設(shè)計(jì)需求，制訂相應(yīng)的技術(shù)規(guī)范。掌握功能的定義和特點(diǎn)取舍，掌握接口的劃分和接口時(shí)序的制定。詳細(xì)方案設(shè)計(jì)熟悉設(shè)計(jì)方案編寫(xiě)格式。針對(duì)所選題目，編寫(xiě)出詳細(xì)設(shè)計(jì)方案。電路設(shè)計(jì)熟練掌握HDL，針對(duì)設(shè)計(jì)需求，采用HDL進(jìn)行電路設(shè)計(jì)。設(shè)計(jì)功能仿真熟悉仿真工具的使用。熟練應(yīng)用EDA仿真工具進(jìn)行設(shè)計(jì)功能仿真驗(yàn)證。電路綜合理解電路綜合的概念。理解Tcl語(yǔ)言，掌握綜合約束腳本的寫(xiě)法。熟悉電路綜合工具，完成設(shè)計(jì)電路的綜合。時(shí)序分析理解靜態(tài)時(shí)序分析中基本概念。掌握PT工具的基本使用方法。采用EDA仿真工具對(duì)所設(shè)計(jì)的電路進(jìn)行時(shí)序仿真驗(yàn)證。版圖設(shè)計(jì)熟悉EDA版圖設(shè)計(jì)工具。采用EDA版圖設(shè)計(jì)工具完成設(shè)計(jì)電路的版圖設(shè)計(jì)，包括：布局（P&R）、參數(shù)提取、設(shè)計(jì)規(guī)格檢查(DRC、ERC)、版圖與網(wǎng)表的一致性檢查(LVS)。三、各教學(xué)環(huán)節(jié)的學(xué)時(shí)分配本課程設(shè)計(jì)屬于實(shí)踐課程，教學(xué)環(huán)節(jié)集中安排在2周進(jìn)行。為保證達(dá)到預(yù)計(jì)的教學(xué)目的，課程設(shè)計(jì)可以分組進(jìn)行，以小組為單位分別進(jìn)行資料的收集、方案論證、實(shí)驗(yàn)及改進(jìn)。具體實(shí)踐教學(xué)的學(xué)時(shí)分配如下表：項(xiàng)目章節(jié)主要內(nèi)容學(xué)時(shí)分配講課習(xí)題課實(shí)驗(yàn)上機(jī)合計(jì)第一章選題33第二章需求分析、技術(shù)規(guī)范制訂1212第三章詳細(xì)方案設(shè)計(jì)639第四章電路設(shè)計(jì)66第五章設(shè)計(jì)功能仿真66第六章電路綜合66第七章時(shí)序分析1212第八章版圖設(shè)計(jì)66合計(jì)3243360四、實(shí)驗(yàn)部分教學(xué)內(nèi)容和要求1、實(shí)驗(yàn)所需設(shè)備及材料序號(hào)環(huán)境、設(shè)備名稱數(shù)量備注1工作站1每人一套2EDA仿真工具（Ncverilog/Ncsim）13EDA綜合工具（DesignCompile）14EDA時(shí)序分析工具（PrimeTime）15EDA版圖設(shè)計(jì)工具（SiliconEnsemble/Apollo/Astro）1五、本課程與其它課程的聯(lián)系本課程設(shè)計(jì)的先修課程為：《數(shù)字電路與邏輯設(shè)計(jì)》,《VerilogHDL數(shù)字系統(tǒng)設(shè)計(jì)》,《數(shù)字集成電路設(shè)計(jì)》,《模擬集成電路設(shè)計(jì)》,《EDA技術(shù)實(shí)驗(yàn)》等。通過(guò)本課程設(shè)計(jì)的實(shí)踐學(xué)習(xí)使學(xué)生達(dá)到鞏固《數(shù)字集成電路設(shè)計(jì)》、《CMOS模擬集成電路設(shè)計(jì)》、《EDA技術(shù)實(shí)驗(yàn)》等課程所學(xué)知識(shí)。六、建議教材及參考資料CadenceNC-Verilog說(shuō)明書(shū)SynopsysDC培訓(xùn)教材SynopsysPT培訓(xùn)教材崔凱譯，Tcl/Tk編程權(quán)威指南，中國(guó)電力出版社，2002.6相關(guān)EDA工具軟件學(xué)習(xí)手冊(cè)，工具幫助信息等教學(xué)日歷課程名稱集成電路設(shè)計(jì)課程設(shè)計(jì)主講教師輔導(dǎo)教師所在院系電子工程學(xué)院微電子學(xué)系授課班級(jí)西安郵電大學(xué)教學(xué)日歷(課程起止時(shí)間:年月日至年月日)教學(xué)周數(shù)2計(jì)劃學(xué)時(shí)60周學(xué)時(shí)數(shù)30實(shí)驗(yàn)學(xué)時(shí)60講課習(xí)題周次日期教學(xué)內(nèi)容學(xué)時(shí)實(shí)驗(yàn)學(xué)時(shí)重點(diǎn)與難點(diǎn)作業(yè)實(shí)際執(zhí)行情況（含教學(xué)條件情況）日/月1719/12選題，確定總體設(shè)計(jì)方案66如何將功能要求轉(zhuǎn)化為硬件數(shù)字電路的實(shí)現(xiàn)方案1720/12數(shù)字ASIC的設(shè)計(jì)流程66如何在實(shí)驗(yàn)室環(huán)境下應(yīng)用EDA工具對(duì)一個(gè)硬件電路進(jìn)行設(shè)計(jì)和驗(yàn)證1721/12電路內(nèi)部模塊劃分的原則及時(shí)鐘域的概念66如何劃分模塊，以有利于進(jìn)行設(shè)計(jì)、仿真測(cè)試、綜合及靜態(tài)時(shí)序分析1722/12測(cè)試方案設(shè)計(jì)66如何實(shí)現(xiàn)功能的完備性測(cè)試以及與生產(chǎn)測(cè)試的結(jié)合與互補(bǔ)1723/12電路的詳細(xì)實(shí)現(xiàn)方案66模塊間輸入、輸出時(shí)序關(guān)系的確定1826/12電路各模塊的設(shè)計(jì)實(shí)現(xiàn)66畫(huà)出電路架構(gòu)圖，進(jìn)行電路描述1827/12測(cè)試平臺(tái)的搭建、功能仿真66如何充分利用任務(wù)、函數(shù)等完成測(cè)試平臺(tái)的搭建1828/12基于DC完成電路綜合66理解綜合約束的意義，DC綜合腳本的編寫(xiě)1829/12基于PT完成靜態(tài)時(shí)序分析66理解靜態(tài)時(shí)序分析中約束的意義，PT綜合腳本的編寫(xiě)1830/12后仿真的基本流程及結(jié)果分析66后仿真與前仿真結(jié)果的對(duì)比及分析注：教學(xué)日歷務(wù)請(qǐng)于開(kāi)學(xué)的第二周前交教務(wù)辦任課教師：系、部主任：院長(zhǎng)：四、學(xué)生作業(yè)及平時(shí)考核情況記錄表序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真12345題目一的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真6男7男8男9男10題目二的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真1112131415題目三的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真1617181920題目四的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真2122232425題目五的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真2627282930題目六的整體情況總結(jié)：序號(hào)學(xué)號(hào)姓名性別設(shè)計(jì)方案DC綜合PTSTA后仿真3132333435題目七的整體情況總結(jié)：五、課堂教學(xué)設(shè)計(jì)方案根據(jù)教學(xué)大綱的要求，安排課程設(shè)計(jì)的具體內(nèi)為：（一）課程設(shè)計(jì)要求1、設(shè)計(jì)要求：完成功能和引腳定義，提交《技術(shù)規(guī)范》；完成總體方案設(shè)計(jì)，提交《總體設(shè)計(jì)方案》；完成驗(yàn)證方案設(shè)計(jì)和仿真激勵(lì)開(kāi)發(fā)，提交《驗(yàn)證方案》和《仿真激勵(lì)源代碼》；完成硬件設(shè)計(jì)，提交《硬件設(shè)計(jì)報(bào)告》；完成功能仿真，提交《功能仿真報(bào)告》；完成綜合，提交《綜合腳本》、《綜合報(bào)告》；完成時(shí)序分析，提交《時(shí)序分析腳本》、《時(shí)序分析報(bào)告》；提交《VerilogHDL代碼》并調(diào)試通過(guò)。2、分組與選題；課程設(shè)計(jì)題目共7個(gè)，要求每個(gè)小組同學(xué)獨(dú)立完成其中的一個(gè)，每個(gè)小組5名同學(xué)：第一組學(xué)號(hào)為1、2、3、4、5做1號(hào)題目第二組學(xué)號(hào)為6、7、8、9、10做2號(hào)題目第三組學(xué)號(hào)為11、12、13、14、15做3號(hào)題目第四組學(xué)號(hào)為16、17、18、19、20做4號(hào)題目第五組學(xué)號(hào)為21、22、23、24、25做5號(hào)題目第六組學(xué)號(hào)為26、27、28、29、30做6號(hào)題目第七組學(xué)號(hào)為31、32、33、34、35做7號(hào)題目4、考勤全勤者記20分，課程設(shè)計(jì)時(shí)間段內(nèi)任意時(shí)間點(diǎn)名未到、遲到、玩游戲扣除：6分/次，6次及6次以上違紀(jì)者課程設(shè)計(jì)成績(jī)直接記：不及格。序號(hào)姓名電路1301班學(xué)生出勤記錄表（簽到表）1234567891012345678910111213141516171819202122232425262728293031323334序號(hào)姓名電路1301班學(xué)生出勤記錄表（點(diǎn)名表）1234567891012345678910111213141516171819202122232425262728293031323334（二）題目序號(hào)題目難易程度說(shuō)明1GPS的C/A碼發(fā)生器適中依據(jù)GPS衛(wèi)星導(dǎo)航原理，通過(guò)Intel接口控制產(chǎn)生32顆GPS衛(wèi)星對(duì)應(yīng)的PRN（L1）碼，系統(tǒng)時(shí)鐘10.023MHz。2可控頻率分頻器設(shè)計(jì)適中通過(guò)Intel接口控制用50MHz時(shí)鐘產(chǎn)生10kHz15kHz的方波信號(hào)。3DDS頻率合成電路設(shè)計(jì)適中通過(guò)Intel接口控制用50MHz時(shí)鐘產(chǎn)生96256KHz±10kHz的正弦波信號(hào)。4北斗的C/A碼發(fā)生器適中依據(jù)衛(wèi)星導(dǎo)航原理，通過(guò)Intel接口控制產(chǎn)生37顆北斗衛(wèi)星對(duì)應(yīng)的PRN（B1I）碼，系統(tǒng)時(shí)鐘10.023MHz。5GPS數(shù)據(jù)幀結(jié)構(gòu)產(chǎn)生電路適中產(chǎn)生數(shù)據(jù)幀結(jié)構(gòu)。發(fā)送的數(shù)據(jù)可以通過(guò)Intel接口寫(xiě)入RAM或放在ROM中，自己規(guī)定數(shù)據(jù)，依次加入數(shù)據(jù)，并實(shí)現(xiàn)自動(dòng)校驗(yàn)，系統(tǒng)時(shí)鐘10.023MHz。6北斗D1數(shù)據(jù)幀結(jié)構(gòu)產(chǎn)生電路適中產(chǎn)生數(shù)據(jù)幀結(jié)構(gòu)。發(fā)送的數(shù)據(jù)可以通過(guò)Intel接口寫(xiě)入RAM或放在ROM中，自己規(guī)定數(shù)據(jù)，依次加入數(shù)據(jù)，并實(shí)現(xiàn)自動(dòng)校驗(yàn)，系統(tǒng)時(shí)鐘10.023MHz。7北斗D2數(shù)據(jù)幀結(jié)構(gòu)產(chǎn)生電路適中產(chǎn)生數(shù)據(jù)幀結(jié)構(gòu)。發(fā)送的數(shù)據(jù)可以通過(guò)Intel接口寫(xiě)入RAM或放在ROM中，自己規(guī)定數(shù)據(jù)，依次加入數(shù)據(jù)，并實(shí)現(xiàn)自動(dòng)校驗(yàn)，系統(tǒng)時(shí)鐘10.023MHz。選題（三）具體教學(xué)過(guò)程設(shè)計(jì)第一天（2016年12月19日）：本次課教學(xué)目標(biāo)：依據(jù)老師指定的題目，理解題目，包括查找資料、電路輸入和輸出的確定。把具體的功能要求轉(zhuǎn)化為硬件數(shù)字電路實(shí)現(xiàn)，給出總體設(shè)計(jì)方案。以交通等為例，進(jìn)行解釋和說(shuō)明。本次課教學(xué)重點(diǎn)： 通過(guò)查閱資料，理解題目要求，完成總體方案的設(shè)計(jì)。本次課教學(xué)難點(diǎn)：如何將具體的功能要求轉(zhuǎn)化為硬件數(shù)字電路的實(shí)現(xiàn)方案。本次課教學(xué)方法：講授法、任務(wù)驅(qū)動(dòng)教學(xué)法、演示實(shí)驗(yàn)法、自主學(xué)習(xí)法。5、本次課教學(xué)過(guò)程設(shè)計(jì)：教師首先對(duì)課程的教學(xué)目標(biāo)、教學(xué)內(nèi)容、能力要求、考核方式、成績(jī)比例等進(jìn)行介紹。公布課程設(shè)計(jì)題目，引導(dǎo)學(xué)生完成選題。以交通燈為例，向?qū)W生講解如何將具體的功能要求轉(zhuǎn)化為硬件數(shù)字電路實(shí)現(xiàn)，從而制定總體設(shè)計(jì)方案。學(xué)生在老師講解的基礎(chǔ)上，進(jìn)一步理解題目，查找資料，完成總體設(shè)計(jì)方案。老師針對(duì)過(guò)程中存在的問(wèn)題進(jìn)行解答。第二天（2016年12月20日）:本次課教學(xué)目標(biāo)：介紹實(shí)驗(yàn)室環(huán)境下對(duì)一個(gè)硬件電路進(jìn)行設(shè)計(jì)和驗(yàn)證的基本方法，讓學(xué)生掌握和理解數(shù)字ASIC的設(shè)計(jì)流程。本次課教學(xué)重點(diǎn)：數(shù)字ASIC的設(shè)計(jì)流程。本次課教學(xué)難點(diǎn)：如何在實(shí)驗(yàn)室環(huán)境下應(yīng)用EDA工具對(duì)一個(gè)硬件電路進(jìn)行設(shè)計(jì)和驗(yàn)證。本次課教學(xué)方法：講授法、演示實(shí)驗(yàn)法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：老師結(jié)合counter的例子講解如何在實(shí)驗(yàn)室環(huán)境下，應(yīng)用EDA工具對(duì)一個(gè)硬件電路進(jìn)行設(shè)計(jì)和驗(yàn)證，向?qū)W生演示數(shù)字ASIC的基本設(shè)計(jì)流程。學(xué)生以小組為單位查閱資料、討論，掌握在實(shí)驗(yàn)室環(huán)境下應(yīng)用EDA工具對(duì)一個(gè)硬件電路進(jìn)行設(shè)計(jì)和驗(yàn)證的基本方法以及數(shù)字ASIC的設(shè)計(jì)流程。教師全程指導(dǎo)答疑。第三天（2016年12月21日）:本次課教學(xué)目標(biāo)：掌握電路內(nèi)部模塊劃分的原則及時(shí)鐘域的概念。關(guān)鍵是如何劃分電路有利于進(jìn)行設(shè)計(jì)、仿真測(cè)試、綜合以及靜態(tài)時(shí)序分析。本次課教學(xué)重點(diǎn)： 輸入和輸出的驅(qū)動(dòng)能力、功耗，電路內(nèi)部模塊劃分的原則及時(shí)鐘域的概念。本次課教學(xué)難點(diǎn)：如何進(jìn)行模塊劃分，從而有利于進(jìn)行設(shè)計(jì)、仿真測(cè)試、綜合以及靜態(tài)時(shí)序分析。本次課教學(xué)方法：講授法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：教師對(duì)電路輸入和輸出的功耗、驅(qū)動(dòng)能力以及電路內(nèi)部模塊劃分的原則及時(shí)鐘域的概念進(jìn)行講解。學(xué)生以小組為單位查閱資料、討論，完成模塊的劃分。教師全程指導(dǎo)并答疑。第四天（2016年12月22日）：本次課教學(xué)目標(biāo)：測(cè)試方案設(shè)計(jì)，包括如何進(jìn)行功能測(cè)試、功能的完備性測(cè)試以及與生產(chǎn)測(cè)試的結(jié)合和互補(bǔ)。同時(shí)也要考慮如何利用工具進(jìn)行測(cè)試，減少測(cè)試的工作量。本次課教學(xué)重點(diǎn)： 測(cè)試方案設(shè)計(jì)。本次課教學(xué)難點(diǎn)：如何實(shí)現(xiàn)功能的完備性測(cè)試以及與生產(chǎn)測(cè)試的結(jié)合與互補(bǔ)。本次課教學(xué)方法：講授法、任務(wù)驅(qū)動(dòng)教學(xué)法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：向?qū)W生講授如何基于仿真工具實(shí)現(xiàn)功能的完備性測(cè)試及與生產(chǎn)測(cè)試的結(jié)合與互補(bǔ)。學(xué)生以小組為單位查閱資料、討論，完成測(cè)試方案設(shè)計(jì)。教師全程指導(dǎo)并答疑。第五天（2016年12月23日）：本次課教學(xué)目標(biāo)：電路的詳細(xì)實(shí)現(xiàn)方案，明確每個(gè)模塊的具體實(shí)現(xiàn)功能和實(shí)現(xiàn)方案以及模塊之間的輸入和輸出關(guān)系（主要指時(shí)序關(guān)系）。本次課教學(xué)重點(diǎn)： 完成電路的詳細(xì)實(shí)現(xiàn)方案。本次課教學(xué)難點(diǎn)：模塊間輸入和輸出時(shí)序關(guān)系的確定。本次課教學(xué)方法：任務(wù)驅(qū)動(dòng)教學(xué)法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：教師引導(dǎo)學(xué)生完成詳細(xì)方案的設(shè)計(jì)。學(xué)生以小組為單位查閱資料、討論，確定詳細(xì)設(shè)計(jì)方案。教師全程指導(dǎo)答疑。第六天（2016年12月26日）:1、本次課教學(xué)目標(biāo)：電路各模塊的設(shè)計(jì)實(shí)現(xiàn)。信號(hào)的命名一定是見(jiàn)名知義?？删C合電路的描述，一定是“圖形”電路的“語(yǔ)言”描述。先畫(huà)出電路，再進(jìn)行描述。2、本次課教學(xué)重點(diǎn)： 電路各模塊的設(shè)計(jì)實(shí)現(xiàn)。3、本次課教學(xué)難點(diǎn)：如何畫(huà)出電路架構(gòu)，在此基礎(chǔ)上進(jìn)行電路描述。4、本次課教學(xué)方法：任務(wù)驅(qū)動(dòng)教學(xué)法、自主學(xué)習(xí)法、集體討論法。5、本次課教學(xué)過(guò)程設(shè)計(jì)：教師指導(dǎo)學(xué)生完成電路架構(gòu)的設(shè)計(jì)。學(xué)生以小組為單位查閱資料、討論，完成電路架構(gòu)設(shè)計(jì)。教師全程指導(dǎo)并答疑。第七天（2016年12月27日）：本次課教學(xué)目標(biāo)：充分利用任務(wù)，函數(shù)等完成測(cè)試平臺(tái)的搭建，進(jìn)行電路功能仿真。測(cè)試平臺(tái)一定是電路的硬件工作環(huán)境的計(jì)算機(jī)模擬，如時(shí)鐘代表晶體，輸入為信號(hào)源，輸出為示波器。本次課教學(xué)重點(diǎn)： 完成測(cè)試平臺(tái)的搭建，進(jìn)行電路功能仿真。本次課教學(xué)難點(diǎn)：如何充分利用任務(wù)、函數(shù)等完成測(cè)試平臺(tái)的搭建。本次課教學(xué)方法：任務(wù)驅(qū)動(dòng)法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：1)學(xué)生以小組為單位查閱資料、討論，進(jìn)行測(cè)試平臺(tái)搭建，完成功能仿真。2)教師全程指導(dǎo)答疑。第八天（2016年12月28日）：本次課教學(xué)目標(biāo)：DC軟件的使用，基于DC完成電路綜合。本次課教學(xué)重點(diǎn)： 基于DC完成電路綜合。本次課教學(xué)難點(diǎn)：理解綜合約束的意義，DC綜合腳本的編寫(xiě)。本次課教學(xué)方法：講授法、任務(wù)驅(qū)動(dòng)法、自主學(xué)習(xí)法、集體討論法。本次課教學(xué)過(guò)程設(shè)計(jì)：老師通過(guò)一個(gè)綜合腳本的例子向?qū)W生講授綜合的要點(diǎn)及綜合腳本的編寫(xiě)方法。學(xué)生以小組為單位查閱資料、討論，基于腳本完成電路綜合。教師全程答疑。第九天（2016年12月29日）：1、本次課教學(xué)目標(biāo)：PT軟件的使用，基于PT完成靜態(tài)時(shí)序分析。理解靜態(tài)時(shí)序分析與仿真的區(qū)別，尤其是對(duì)異步時(shí)鐘域的處理。2、本次課教學(xué)重點(diǎn)： 基于PT完成靜態(tài)時(shí)序分析。3、本次課教學(xué)難點(diǎn)：理解靜態(tài)時(shí)序分析中約束的意義，PT綜合腳本的編寫(xiě)。4、本次課教學(xué)方法：講授法、任務(wù)驅(qū)動(dòng)法、自主學(xué)習(xí)法、集體討論法。5、本次課教學(xué)過(guò)程設(shè)計(jì)：1)老師通過(guò)一個(gè)PT腳本的例子向?qū)W生講授靜態(tài)時(shí)序分析的要點(diǎn)及PT腳本的編寫(xiě)方法。2)學(xué)生以小組為單位查閱資料、討論，基于腳本完成靜態(tài)時(shí)序分析。3)教師全程答疑。第十天（2016年12月30日）：1、本次課教學(xué)目標(biāo)：加入SDF，完成最大、最小和典型情況下電路的后仿真。2、本次課教學(xué)重點(diǎn)： 后仿真的基本流程及結(jié)果分析。3、本次課教學(xué)難點(diǎn)：后仿真與前仿真結(jié)果的對(duì)比及分析。4、本次課教學(xué)方法：任務(wù)驅(qū)動(dòng)法、自主學(xué)習(xí)法。5、本次課教學(xué)過(guò)程設(shè)計(jì)：1）教師引導(dǎo)學(xué)生完成完成最大、最小和典型情況下電路的后仿真。2）教師全程答疑。3）完成課程設(shè)計(jì)的成果驗(yàn)收。實(shí)驗(yàn)報(bào)告封皮及要求集成電路設(shè)計(jì)課程設(shè)計(jì)（報(bào)告）題目：學(xué)院：電子工程學(xué)院系部：微電子學(xué)系專業(yè)：班級(jí)：學(xué)生姓名：指導(dǎo)教師：起止時(shí)間：西安郵電大學(xué)電子工程學(xué)院集成電路