第16章組合與時(shí)序電路的分析與設(shè)計(jì)

16·1組合邏輯電路的分析方法

16.2時(shí)序邏輯電路的一般分析方法

16·1組合邏輯電路的分析方法

16·1·1概述

16·1·2組合邏輯電路的分析方法

組合邏輯器件在前面的幾章中已介紹過(guò)一些，它是數(shù)字電路中一類(lèi)重要的器件。而本章那么是從分析和設(shè)計(jì)的角度對(duì)這一類(lèi)電路加以討論。首先根據(jù)已學(xué)過(guò)的知識(shí)歸納出組合邏輯電路的特點(diǎn)和一般分析方法。作為分析的實(shí)例，介紹多路選擇器、奇偶校驗(yàn)器和譯碼器的工作原理和特點(diǎn)。然后通過(guò)一個(gè)實(shí)際的邏輯設(shè)計(jì)問(wèn)題，歸納出組合邏輯電路設(shè)計(jì)的一般方法。最后通過(guò)對(duì)優(yōu)先編碼器、加法器、比較器的設(shè)計(jì)討論了這些常用組合邏輯器件的電路組成、工作原理和特點(diǎn)。第16章組合電路的分析與設(shè)計(jì)16.1組合邏輯電路的分析方法概述根據(jù)邏輯功能的不同特點(diǎn)，常把數(shù)字電路分成組合邏輯電路〔簡(jiǎn)稱(chēng)組合電路〕和時(shí)序邏輯電路〔簡(jiǎn)稱(chēng)時(shí)序電路〕兩大類(lèi)。任何時(shí)刻輸出信號(hào)的穩(wěn)態(tài)值，僅決定于該時(shí)刻各個(gè)輸入信號(hào)的取值組合的電路，稱(chēng)為組合電路。在組合電路中，輸入信號(hào)作用以前電路所處的狀態(tài)，對(duì)輸出信號(hào)沒(méi)有影響。本書(shū)第2章中的門(mén)電路和第4章中的編/譯碼器電路，都屬于組合電路。組合電路邏輯功能表示方法通常有邏輯函數(shù)表達(dá)式、真值表〔或功能表〕、邏輯圖、卡諾圖、波形圖等5種。在小規(guī)模集成電路中，用邏輯函數(shù)表達(dá)式的居多；在中規(guī)模集成電路中，通常用真值表或功能表，例如在第4章中描述集成編/譯碼器時(shí)就常用功能表。16.1.2組合邏輯電路的分析方法1.組合電路分析的一般方法所謂組合邏輯電路的分析方法，就是根據(jù)給定的邏輯電路圖，確定其邏輯功能的步驟，即求出描述該電路的邏輯功能的函數(shù)表達(dá)式或者真值表的過(guò)程。這個(gè)分析過(guò)程在第2章門(mén)電路中已經(jīng)用過(guò)。現(xiàn)將組合電路分析方法歸納為兩種。第一種適用于比較簡(jiǎn)單的電路，分析步驟為：〔1〕根據(jù)給定電路圖，寫(xiě)出邏輯函數(shù)表達(dá)式；〔2〕簡(jiǎn)化邏輯函數(shù)或者列真值表；〔3〕根據(jù)最簡(jiǎn)邏輯函數(shù)或真值表，描述電路邏輯功能。第二種適用于比較復(fù)雜的電路或無(wú)法得到邏輯圖的電路，分析步驟如下：〔1〕根據(jù)給定的邏輯圖，搭接實(shí)驗(yàn)電路〔如已給定實(shí)際電路，那么無(wú)需此步驟〕；〔2〕測(cè)試輸出與輸入變量各種變化組合之間的電平變化關(guān)系，并將其列成表格，就得到了真值表〔或功能表〕；〔3〕根據(jù)真值表或功能表，描述電路邏輯功能。下面將對(duì)一些實(shí)際組合電路進(jìn)行分析，進(jìn)一步加深對(duì)分析方法的理解和運(yùn)用。2.分析實(shí)例例16.1分析圖16.1〔a〕和〔b〕所示電路。圖16.1例16.1的電路圖

解由圖16.1〔a〕寫(xiě)出邏輯函數(shù)表達(dá)式，并進(jìn)行化簡(jiǎn)得=該表達(dá)式的真值表如表16.1所示。

表16.1真值表

輸入輸出輸入輸出abcdGabcdG00000001001000110100010101100111011010011000100110101011110011011110111110010110真值表16.1說(shuō)明：在圖16.1〔a〕所示電路中，當(dāng)a、b、c、d中有奇數(shù)個(gè)1時(shí)，G為1；反之G為0。這顯然是采用偶校驗(yàn)位產(chǎn)生電路。圖16.1(a〕所示電路使用與非門(mén)太多，連線(xiàn)也多，既不經(jīng)濟(jì)也不可靠。圖16.1〔c〕所示電路，同樣可以實(shí)現(xiàn)產(chǎn)生偶校驗(yàn)位的功能。由圖16.1〔b〕可寫(xiě)出F的表達(dá)式=G⊙a(bǔ)bcd該式說(shuō)明，在圖16.1〔b〕所示電路中，當(dāng)收到a、b、c、d和G五位碼元之后，假設(shè)F為1，即判定碼組a、b、c、d正確；假設(shè)F為0，即判定碼組發(fā)生錯(cuò)誤，顯然是偶校驗(yàn)檢測(cè)。圖16.274LS138邏輯圖

例16.2分析圖16.2所示電路的邏輯功能。解由圖16.2可見(jiàn)該電路有3個(gè)輸入信號(hào)A0、A1、A23個(gè)控制信號(hào)G1、A、B和8個(gè)輸出信號(hào)、、、、、、?！?〕根據(jù)給定電路圖寫(xiě)出輸出信號(hào)的邏輯函數(shù)表達(dá)式:〔2〕根據(jù)上列表達(dá)式可以得到如表16.2所示的真值表。由上列表達(dá)式可見(jiàn)，當(dāng)G1為0時(shí)，無(wú)論其他輸入信號(hào)為什么狀態(tài)，~均為1，同理A和B只要有一個(gè)為1時(shí)，~也都為1。為了列表方便,通常=A+B來(lái)表示A和B的某些狀態(tài)。表16.2真值表輸入輸出G1G2A2A1A0×10×1010101010101010××××××00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110〔3〕描述邏輯功能。由真值表16.2可以看出，當(dāng)G1為1，為0時(shí)，3位二進(jìn)制輸入信號(hào)A2A1A0的8種取值組合分別對(duì)應(yīng)著~7中的一個(gè)確定的輸出信號(hào)。如當(dāng)A2A1A0=000時(shí)，輸出信號(hào)=0，而~均為1；當(dāng)A2A1A0=111時(shí)，=0而~均為1。因此，該電路是一個(gè)3-8線(xiàn)二進(jìn)制譯碼器，G1、是使能信號(hào)。該電路就是第4章討論過(guò)的74LS138的內(nèi)部電路。例16.3分析圖16.3〔a〕所示電路的邏輯功能。圖16.3多路選擇器74LS151解〔1〕根據(jù)給定電路圖寫(xiě)出輸出信號(hào)的邏輯函數(shù)表達(dá)式如下：〔2〕根據(jù)該表達(dá)式可以得到如表16.3所示的真值表?！?〕描述邏輯功能。由真值表16.3可以看出，當(dāng)S=1時(shí),封鎖了全部數(shù)據(jù)通道，無(wú)論其他輸入信號(hào)是什么，輸出Z=0。可見(jiàn)S是選通端，對(duì)數(shù)據(jù)通行進(jìn)行控制。(16·1)當(dāng)S=0時(shí)，根據(jù)不同的地址碼A2A1A0選通相應(yīng)的通道，且僅選通一路。如A2A1A0=000時(shí)，輸出Z=D0；A2A1A0=111時(shí)，輸出Z=D7。因此該電路是一個(gè)多路選擇器〔也稱(chēng)為數(shù)據(jù)選擇器〕。實(shí)現(xiàn)的功能是從多個(gè)輸入信號(hào)中選擇一個(gè)信號(hào)輸出，或者將并行輸入轉(zhuǎn)換為串行輸出。該電路圖實(shí)際上是8選1的中規(guī)模集成多路選擇器74LS151的邏輯電路圖。圖〔b〕是它的邏輯符號(hào)，其中A2、A1、A0是地址輸入端，而D7~D0是數(shù)據(jù)輸入端。表16.3真值表輸入輸出使能端地址輸入數(shù)據(jù)SA1A2A3D0D1D2D3D4D5D6D7Z100000000×××000001010011100101110111××××××××D0××××××××D1××××××××D2××××××××D3××××××××D4××××××××D5××××××××D6××××××××D70D0D1D2D3D4D5D6D7多路選擇器是一個(gè)十分有用的器件。它除了用作多路開(kāi)關(guān)、并行輸入變串行輸出或者與多路分配器配合完成多路信號(hào)的分時(shí)傳輸以外，通常還可以用來(lái)實(shí)現(xiàn)邏輯函數(shù)，即用多路器設(shè)計(jì)邏輯電路。現(xiàn)對(duì)此項(xiàng)功能做以下簡(jiǎn)單介紹。假設(shè)多路選擇器的地址輸入端數(shù)為N，那么多路選擇器能夠?qū)崿F(xiàn)有〔N+1〕個(gè)輸入變量的任意邏輯函數(shù)。其中，N個(gè)變量作為地址輸入，剩下的一個(gè)變量根據(jù)需要可以以原變量或反變量的形式接到相應(yīng)的數(shù)據(jù)輸入端。例如，用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)：

F是一個(gè)4變量函數(shù)，所以要用具有3個(gè)地址輸入端的選擇器，即用8選1的多路選擇器實(shí)現(xiàn)。假設(shè)用74LS151在3個(gè)地址輸入端A2、A1、A0分別輸入A、B、C這3個(gè)變量。比較表達(dá)式〔16.1〕和〔16.2〕可知根據(jù)以上分析，只要按圖16.3〔c〕連接，便可實(shí)現(xiàn)邏輯函數(shù)F?！?6·2〕16.2時(shí)序邏輯電路的一般分析方法概述1.時(shí)序邏輯電路的特點(diǎn)上一章中討論的組合電路，任意時(shí)刻的輸出信號(hào)的穩(wěn)態(tài)值，僅取決于該時(shí)刻各個(gè)輸入信號(hào)的取值組合。而在時(shí)序邏輯電路中，任意時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，即與以前的輸入和輸出信號(hào)也有關(guān)系。在前幾章中討論的觸發(fā)器、計(jì)數(shù)器、存放器都是時(shí)序電路。為進(jìn)一步說(shuō)明時(shí)序電路的特點(diǎn)，先分析圖16.4〔a〕給出的一個(gè)簡(jiǎn)單的時(shí)序電路。它由兩局部組成：一局部是由3個(gè)與非門(mén)構(gòu)成的組合電路；另一局部是由T觸發(fā)器構(gòu)成的存儲(chǔ)電路，它的狀態(tài)在CP下降沿到達(dá)時(shí)發(fā)生變化。組合電路有3個(gè)輸入信號(hào)X、CP和Q，其中，X、CP為外輸入信號(hào)，Q為存儲(chǔ)電路T觸發(fā)器的輸出；有兩個(gè)輸出信號(hào)Z和T，其中Z為電路的輸出，T為反響信號(hào)，用作T觸發(fā)器的輸入。由電路可以寫(xiě)出T觸發(fā)器的驅(qū)動(dòng)方程、狀態(tài)方程和電路輸出Z的方程。圖16.4簡(jiǎn)單時(shí)序電路圖和波形圖電路輸出方程Z=X·Qn·CP〔11.1〕存儲(chǔ)電路的驅(qū)動(dòng)方程T=〔11.2〕T觸發(fā)器狀態(tài)方程Qn+1=(Qn+T)·CP↓=(XQn+)·CP↓〔11.3〕注意:Qn表示現(xiàn)態(tài)，Qn+1表示次態(tài)〔新?tīng)顟B(tài)〕。由T觸發(fā)器的狀態(tài)方程和輸出方程，可以畫(huà)出電路的工作波形，如圖16.4〔b〕所示。圖中〔A〕和〔B〕是T觸發(fā)器原始狀態(tài)為0時(shí)的工作波形，〔C〕和〔D〕是T觸發(fā)器原始狀態(tài)為1時(shí)的工作波形。比較波形(B〕和(D)可見(jiàn)，雖然輸入信號(hào)X和CP完全相同，但是由于T觸發(fā)器的原狀態(tài)不同，輸出那么不同。由此可見(jiàn)，時(shí)序電路的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)X和CP，而且還取決于電路內(nèi)部存儲(chǔ)電路〔T觸發(fā)器〕的原狀態(tài)。由此例也可以看出時(shí)序電路在結(jié)構(gòu)上有兩個(gè)特點(diǎn)。第一，時(shí)序電路包含組合器件和存儲(chǔ)器件兩局部。由于它要記憶以前的輸入和輸出信號(hào)，所以存儲(chǔ)電路是不可缺少的。第二，組合電路至少有一個(gè)輸出反響到存儲(chǔ)電路的輸入端，存儲(chǔ)電路的狀態(tài)至少有一個(gè)作為組合電路的輸入，與其余信號(hào)共同決定電路的輸出。因此，時(shí)序電路的結(jié)構(gòu)如圖16.5所示圖16.5時(shí)序電路方框圖圖中X(x1,…，xi)代表現(xiàn)在輸入信號(hào)；Z(z1,…,zi)代表網(wǎng)絡(luò)的現(xiàn)在輸出信號(hào)；W(w1,…,wi)代表存儲(chǔ)電路的現(xiàn)在輸入信號(hào)，也就是存儲(chǔ)電路的驅(qū)動(dòng)信號(hào)；Y(y1,…,yi)表存儲(chǔ)電路的輸出，也是組合網(wǎng)絡(luò)的局部輸入。需要說(shuō)明的是，并不是所有的時(shí)序電路都具有圖11.2所示的完整形式。有些時(shí)序電路沒(méi)有組合電路局部，有些時(shí)序電路沒(méi)有輸入信號(hào)，但它們?nèi)匀痪哂袝r(shí)序電路的根本特點(diǎn)。2.時(shí)序電路邏輯功能表示方法時(shí)序電路常用的表示方法有邏輯方程式、狀態(tài)表、狀態(tài)圖和時(shí)序圖4種。1〕邏輯方程式時(shí)序電路的邏輯功能可以用代表X、Y、Z、W這些信號(hào)之間關(guān)系的三個(gè)向量函數(shù)表示：輸出方程Z(tn)=F［X(tn),Y(tn)］驅(qū)動(dòng)方程W(tn)=H［X(tn),Y(tn)］狀態(tài)方程Y(tn+1)=G［W(tn)，Y(tn)］其中Y(tn+1)稱(chēng)為次態(tài)，Y(tn)稱(chēng)為現(xiàn)態(tài)。2〕狀態(tài)表狀態(tài)表是反映時(shí)序電路輸出Z(tn)、次態(tài)Y(tn+1)和輸入X(tn)、現(xiàn)態(tài)Y(tn)間對(duì)應(yīng)取值關(guān)系的表格。例如，圖1.1電路的狀態(tài)表，如表16.4所示。表16.4狀態(tài)表xQnQn+1z00110101100100013〕狀態(tài)圖狀態(tài)圖是反映時(shí)序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況的幾何圖形。根據(jù)表16.4所示的狀態(tài)表，可作出如圖16.6所示的狀態(tài)圖。圖16.6狀態(tài)圖4〕時(shí)序圖時(shí)序圖也就是工作波形圖，它形象地表達(dá)了輸入信號(hào)、輸出信號(hào)、電路狀態(tài)等的取值在時(shí)間上的對(duì)應(yīng)關(guān)系。時(shí)序圖如圖16.4〔b〕所示。這4種表示方法從不同側(cè)面突出了時(shí)序電路邏輯功能的特點(diǎn)，它們本質(zhì)上是相通的，可以互相轉(zhuǎn)換。在實(shí)際工作中，可根據(jù)具體情況選用。應(yīng)該指出，用卡諾圖也可以方便地表示時(shí)序電路的邏輯功能。時(shí)序電路按狀態(tài)轉(zhuǎn)換情況分為同步時(shí)序電路和異步時(shí)序電路兩大類(lèi)。對(duì)于同步時(shí)序電路，存儲(chǔ)電路中所有存儲(chǔ)單元狀態(tài)的改變都發(fā)生在同一時(shí)鐘的上升沿或者下降沿，即采用統(tǒng)一時(shí)鐘。而異步時(shí)序電路不用統(tǒng)一的時(shí)鐘，或者沒(méi)有時(shí)鐘。16.2.2時(shí)序邏輯電路的一般分析方法時(shí)序電路的分析就是根據(jù)的時(shí)序電路，求出電路所實(shí)現(xiàn)的邏輯功能，從而了解它的用途的過(guò)程。其具體步驟如下：(1)分析邏輯電路組成。(2)寫(xiě)出存儲(chǔ)電路的驅(qū)動(dòng)方程和時(shí)序電路的輸出方程。(3)求狀態(tài)方程。(4)列狀態(tài)表。(5)畫(huà)狀態(tài)圖或時(shí)序圖。(6)電路功能描述。16.2.3時(shí)序邏輯電路分析實(shí)例例16.2分析圖16.7所示電路的邏輯功能。設(shè)起始狀態(tài)是Q3Q2Q1=000。圖16.7例16.2電路圖解〔1〕分析電路組成。