模擬信號數字信號電子電路中的信號模擬信號：在時間上或數值上連續(xù)變化的信號。

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關系。

在模擬電路中,晶體管通常工作在放大區(qū)。數字信號(脈沖信號)：

在時間上和數值上都是不連續(xù)變化的，即是一種躍變信號，并且持續(xù)時間短暫。

處理數字信號的電路稱為數字電路，它注重研究的是輸入、輸出信號之間的邏輯關系。

在數字電路中，晶體管一般工作在截止區(qū)和飽和區(qū),起開關的作用。第20章門電路和組合邏輯電路20.1數制和脈沖信號20.2基本門電路及其組合20.5邏輯代數20.6組合邏輯電路的分析和設計20.7加法器20.8編碼器20.9譯碼器和數字顯示20.1.1數制

在數字體制中，常用的是十進制,它有0～9十個數碼，計數規(guī)則為“逢十進一”

。20.1數制和脈沖信號1.常用數制

數制是計數進位制的簡稱。在數字電路中常用的數制有十進制、二進制、八進制和十六進制。

(1)十進制

各個數碼處于十進制數的不同數位時,所代表的數值不同,即不同數位有不同數位的“位權”值。整數部分從低位至高位每位的權依次為：100、101、102、…;小數部分從高位至低位每位的權依次為：101

、10–2、

10–3、…

。十進制的基數(底數)是10。

如：(123.45)10=1102+2101+3100+4101+5102

(2)二進制

二進制有0和1兩個數碼，基數是2，計數規(guī)則為“逢二進一”。

二進制數可轉換為十進制數，例如：(110101.01)2=125+124+023+122+021+120+02-1

+12-2

=(53.25)10(3)八進制

八進制有0~8八個數碼，基數是8，計數規(guī)則為“逢八進一”。

八進制數可轉換為十進制數，例如：(32.4)8=381+280+48?1=(26.5)10(4)十六進制

十六進制有0~9,A(10),B(11),C(12)，D(13)，E(14)，F(15)十六個數碼，基數是16，計數規(guī)則為“逢十六進一”。

十六進制數可轉換為十進制數，例如：(3B.6E)16=3161+B160+616?1+1416?2

(59.4)102.十進制數轉換為任意進制數

(1)十二進制轉換

十進制數轉換為二進制數分整數和凈小數兩部分進行。

整數部分的轉換采取除2取余法，直到商為零為止。

例如將十進制數(27.35)10

轉換成二進制數?！鄶?(d0)………………余數1(d1)………………余數0(d2)………………余數1(d3)………………余數1(d4)227

213

26

23

21

0

整數部分的轉換(除2取余法)，直到商為零為止。

凈小數部分的轉換采取乘2取整法，直到滿足規(guī)定的位數為止。0.352=0.7……整數0(d1)0.72=1.4……整數1(d2)0.42=0.8……整數0(d3)0.82=1.6……整數1(d2)0.62=1.2……整數1(d5)0.22=0.4……整數0(d6)(27.35)10=(d4d3d2d1d0.d-1d-2d-3d-4d-5d-6)=(11011.010110)2(2)十八進制轉換十進制數二進制數將二進制數整數部分從低位開始每3位劃為一組；將小數部分從高位開始每3位劃為一組。例：將十進制數27.35轉換成八進制數。(27.35)10=(33.26)8(011011.010110)2(33.26)8(3)十十六進制轉換(00011011.01011000)2(1B.58)16(27.35)10=(1B.58)16脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

脈沖信號的部分參數：實際的矩形波20.1.2脈沖信號脈沖信號有正和負之分。正脈沖：脈沖躍變后的值比初始值高。負脈沖：脈沖躍變后的值比初始值低。20.2

基本門電路及其組合

邏輯門電路是數字電路中最基本的邏輯元件。

所謂門就是一種開關，它能按照一定的條件去控制信號通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。20.2.1邏輯門電路的基本概念

基本邏輯關系為與、或、非三種。

下面通過例子說明邏輯電路的概念及與、或、非

的意義。

設開關斷開、燈不亮用邏輯0表示,開關閉合、燈亮用邏輯1表示。邏輯表達式

Y=A?B1.與邏輯關系

與邏輯關系是指當決定某事件的條件全部具備時，該事件才發(fā)生。000101110100ABY狀態(tài)表YBA2.或邏輯關系

或邏輯關系是指當決定某事件的條件之一具備時,該事件就發(fā)生。邏輯表達式

Y=A+B000111110110ABY狀態(tài)表3.非邏輯關系非邏輯關系是否定或相反的意思。邏輯表達式

Y=A狀態(tài)表101AY0

由電子電路實現邏輯運算時，它的輸入和輸出信號都是用電位(或稱電平)的高低表示的。高電平和低電平都不是一個固定的數值,而是有一定的變化范圍。

門電路是用以實現邏輯關系的電子電路，與前面所講過的基本邏輯關系相對應。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。20.2.2

分立元器件基本邏輯門電路100VUCC高電平低電平1.二極管與門電路(1)電路(2)工作原理輸入A、B全為高電平1，輸出Y為1。輸入A、B不全為1，輸出Y

為0。與門邏輯狀態(tài)表10001.二極管與門電路(3)邏輯關系:與

邏輯即：有0出

0，

全

1出

1。邏輯表達式

Y=A?B邏輯符號與門邏輯狀態(tài)表(2)工作原理輸入A、B全為低電平0，輸出Y為0。輸入A、B有一個為1，輸出Y

為1。11102.二極管或門電路(1)電路00011101或門邏輯狀態(tài)表ABY輸入輸出2.二極管或門電路(3)邏輯關系

:

或邏輯即：有1出

1，

全

0出

0。Y=A+B邏輯表達式邏輯符號13.晶體管非門電路截止(2)邏輯表達式

Y=A01(1)電路011010AY

非門邏輯狀態(tài)表飽和1.與非門電路有

0出

1

，全

1出

0。與非門20.2.3

基本邏輯門電路的組合邏輯表達式Y=A?B

與門

非門

與非邏輯狀態(tài)表

或非門20.2.3

基本邏輯門電路的組合2.或非門電路有

1出

0

，全

0出

1。Y=A+B邏輯表達式

或非邏輯狀態(tài)表&A例：根據輸入波形畫出輸出波形ABY1有

0出

0，全

1出

1。有

1出

1，全

0出

0。Y23.與或非門電路20.2.3

基本邏輯門電路的組合Y=A?B+C?D邏輯表達式邏輯符號20.5邏輯代數

邏輯代數（又稱布爾代數），它是分析設計邏輯電路的數學工具。雖然它和普通代數一樣也用字母表示變量，但變量的取值只有0，1兩種，分別稱為邏輯0和邏輯1。這里0和1并不表示數量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數所表示的是邏輯關系，而不是數量關系。這是它與普通代數的本質區(qū)別。1.常量與變量的關系20.5.1邏輯代數運算法則2.邏輯代數的基本運算法則自等律0-1律重疊律還原律互補律交換律2.邏輯代數的基本運算法則普通代數不適用！證明:結合律分配律A+1=1

AA=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式對偶關系：將某邏輯表達式中的與(?)換成或

(+)，或(+)換成與(?)，得到一個新的邏輯表達式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。證明：A+AB=A（3）（4）對偶式（5）（6）對偶式20.5.2邏輯函數的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說明這四種表示方法。

例：有一T形走廊，在相會處有一路燈,在進入走廊的A、B、C三地各有控制開關，都能獨立進行控制。任意閉合一個開關,燈亮；任意閉合兩個開關,燈滅；三個開關同時閉合，燈亮。設A、B、C代表三個開關(輸入變量)；Y代表燈(輸出變量)。

1列邏輯狀態(tài)表設：開關閉合其狀態(tài)為1，斷開為

0。燈亮狀態(tài)為1，燈滅為

0。三輸入變量有八種組合狀態(tài)。n輸入變量有2n種組合狀態(tài)。2.邏輯式取Y=1(或Y=0)列邏輯式。取Y=1

用

與、或、非等運算來表達邏輯函數的表達式。由邏輯狀態(tài)表寫出邏輯式

一種組合中，輸入變量之間是與關系。

0000

A

B

C

Y0011010101101001101011001111

對應于Y=1，若輸入變量為1，則取輸入變量本身(如A)；若輸入變量為

0，則取其反變量(如A)。各組合之間是或關系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。

0000

A

B

C

Y00110101011010011010110011113.邏輯圖20.5.3邏輯函數的化簡

由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復雜；若經過簡化，則可使用較少的邏輯門實現同樣的邏輯功能。從而可節(jié)省器件,降低成本，提高電路工作的可靠性。

利用邏輯代數變換，可用不同的門電路實現相同的邏輯功能?；喎椒ü椒ㄖZ圖法1.用與非門構成基本門電路(2)應用與非門構成或門電路(1)應用與非門構成與門電路由邏輯代數運算法則由邏輯代數運算法則(3)應用與非門構成非門電路(4)用與非門構成或非門由邏輯代數運算法則：2.應用邏輯代數運算法則化簡(1)并項法(2)配項法(3)加項法(4)吸收法吸收化簡吸收吸收吸收吸收3.應用卡諾圖化簡

卡諾圖:是與變量的最小項對應的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。(1)最小項對于n輸入變量有2n

種組合,其相應的乘積項也有2n

個，則每一個乘積項就稱為一個最小項。其特點是每個輸入變量均在其中以原變量和反變量形式出現一次，且僅一次。

如：三個變量有8種組合，最小項就是8個,卡諾圖也相應有8個小方格。

在卡諾圖的行和列分別標出變量及其狀態(tài)。(2)卡諾圖任意兩個相鄰最小項之間只有一個變量改變二變量四變量三變量二進制數對應的十進制數編號(2)卡諾圖(a)根據狀態(tài)表畫出卡諾圖如:

將輸出變量為1的填入對應的小方格，為0的可不填。(2)卡諾圖（b)根據邏輯式畫出卡諾圖

將邏輯式中的最小項分別用1填入對應的小方格。如果邏輯式中最小項不全，可不填。如:

注意：如果邏輯式不是由最小項構成，一般應先化為最小項，或按本課件中例3方法填寫。解：①(a)將取值為1的相鄰小方格圈成圈。(b)所圈取值為1的相鄰小方格的個數應為2n(n=0，1，2…)。(3)應用卡諾圖化簡邏輯函數例1.將用卡諾圖表示并化簡。步驟1.卡諾圖2.合并最小項3.寫出最簡與或邏輯式(3)應用卡諾圖化簡邏輯函數解：三個圈最小項分別為合并最小項寫出簡化邏輯式

卡諾圖化簡法：保留一個圈內最小項的相同變量，而消去相反變量。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例2.

應用卡諾圖化簡邏輯函數(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例3.

應用卡諾圖化簡邏輯函數111111111含A均填1注意：1.圈的個數應最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項。20.6

組合邏輯電路的分析與設計

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關。組合邏輯電路框圖20.6.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：例1：分析下圖的邏輯功能。

解：(1)寫出邏輯表達式(2)應用邏輯代數化簡反演律反演律(3)列邏輯狀態(tài)表=AB邏輯式

(4)分析邏輯功能

邏輯符號

輸入相同輸出為0，輸入相異輸出為

1，稱為異或邏輯關系。這種電路稱異或門。

例2：某一組合邏輯電路如圖所示，試分析其邏輯功能。

解：(1)由邏輯圖寫邏輯表達式，并化簡(2)由邏輯式列出邏輯狀態(tài)表(3)分析邏輯功能

只當A、B、C全為0或全為1時，輸出Y才為1，否則為0。故該電路為判一致電路，可用于判斷三輸入端的狀態(tài)是否一致。20.6.2組合邏輯電路的設計根據邏輯功能要求邏輯電路設計(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表達式(3)簡化和變換邏輯表達式

(4)畫出邏輯圖設計步驟如下：

例1：設計一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示1；如不贊同，不按鍵，表示0。表決結果用指示燈表示，多數贊同,燈亮為1，反之燈不亮為0。解:(1)列邏輯狀態(tài)表(2)寫出邏輯表達式取

Y=1

(或Y=0)

列邏輯式。

對應于Y=1，若輸入變量為

1，則取輸入變量本身(如A)；若輸入變量為

0則取其反變量(如A)。(3)用與非門構成邏輯電路在一種組合中，各輸入變量之間是與關系。各組合之間是或關系。ABC00100111101111三人表決電路

例2:

某工廠有A、B、C三個車間和一個自備電站,站內有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工,只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設A、B、C分別表示三個車間的開工狀態(tài)，開工為1，不開工為0；G1和

G2運行為1，不運行為0。解：(1)根據邏輯要求列狀態(tài)表

首先假設邏輯變量、邏輯函數取0、1的含義。

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行；如果三個車間同時開工，則G1和G2均需運行。開工1不開工0運行1不運行0(1)根據邏輯要求列狀態(tài)表0111001010001101(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結果(3)化簡邏輯式可得(4)用與非門構成邏輯電路

由邏輯表達式畫出卡諾圖，由卡圖諾可知，該函數不可化簡。(5)畫出邏輯圖20.7加法器

在數字電路中，常用的組合邏輯電路有加法器、編碼器、譯碼器等。下面三節(jié)分別介紹這幾種典型組合邏輯電路的基本結構、工作原理和使用方法。二進制計數規(guī)則：0，1兩個數碼，“逢二進一”。

在數字系統(tǒng)，尤其是在計算機的數字系統(tǒng)中，二進制加法器是它的基本部件之一。加法器:

實現二進制加法運算的電路。20.7.1半加器

半加：實現兩個一位二進制數相加，不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數兩個輸出S表示半加和C表示向高位的進位邏輯符號半加器：半加器邏輯狀態(tài)表邏輯表達式邏輯圖&=1ABSC20.7.2全加器

輸出表示本位和表示向高位的進位CiSi

全加：實現兩個1位二進制數相加，且考慮來自低位的進位。邏輯符號

全加器：輸入Ai表示兩個同位相加的數BiCi-1表示低位來的進位(1)列邏輯狀態(tài)表(2)寫出邏輯式

半加器構成的全加器20.8編碼器

把二進制碼按一定規(guī)律編排，使每組代碼具有一個特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進制代碼有2n

種組合,可以表示2n

個信息。

要表示N個信息所需的二進制代碼應滿足

2n

N20.8.1二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位

編碼器高低電平信號二進制代碼例：設計一個編碼器，滿足以下要求：(1)將I0、I1、…、I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設輸入信號高電平有效。解：(1)分析要求：

輸入有8個信號，即N=8，根據2n

N

的關系,即n=3，即輸出為三位二進制代碼。(2)列編碼表(3)寫出邏輯式并轉換成與非式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7.

.

.=I2+I3+I6+I7Y0=I1+I3+I5+I7...=I1I3I5I7=I1+I3+I5+I7(4)畫出邏輯圖10000000111將十進制數0~9編成二進制代碼的電路。20.8.2二十進制編碼器表示十進制數4位10個編碼器高低電平信號二進制代碼8421碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111

寫出邏輯式并化成或非和與非式Y3=