7時序邏輯電路的分析和設(shè)計7.1概述7.2基于觸發(fā)器時序電路的分析7.3基于觸發(fā)器時序電路的設(shè)計7.4集成計數(shù)器7.5集成移位寄存器7.6基于MSI時序邏輯電路的分析7.7基于MSI時序邏輯電路的設(shè)計7時序邏輯電路的分析和設(shè)計7.1概述1時序邏輯電路：在任何時刻，邏輯電路的輸出狀態(tài)不僅取決于該時刻電路的輸入狀態(tài)，而且與電路原來的狀態(tài)有關(guān)。

7.1概述

時序邏輯電路的一般結(jié)構(gòu)框圖如圖7.1.1。時序邏輯電路：在任何時刻，邏輯電路的輸出狀態(tài)2圖7.1.1時序邏輯電路的一般結(jié)構(gòu)框圖組合邏輯電路存貯電路x1

···xiw1

···wk······z1

···zjq1

···ql······圖7.1.1時序邏輯電路的一般結(jié)構(gòu)框圖存貯x1w1·3信號間的邏輯關(guān)系可以用三個向量方程來表示。輸出方程：

Z(tn)=F[X(tn),Q(tn)]狀態(tài)方程：

Q(tn+1)=G[W(tn),Q(tn)]驅(qū)動方程：

W(tn)=H[X(tn),Q(tn)]式中tn和tn+1表示相鄰的兩個離散時間。

信號間的邏輯關(guān)系可以用三個向量方程來表示。輸出方程：Z47.2基于觸發(fā)器時序電路的分析時序邏輯電路中的基本單元是觸發(fā)器?；谟|發(fā)器時序邏輯電路的分析是時序邏輯電路分析的基礎(chǔ)。

7.2.1分析方法7.2.2同步時序電路的分析7.2.3異步時序電路的分析7.2基于觸發(fā)器時序電路的分析時序57.2.1分析方法邏輯電路圖驅(qū)動方程輸出方程狀態(tài)方程邏輯功能狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖時序圖圖7.2.1時序電路分析流程圖7.2.1分析方法邏輯電路圖驅(qū)動方程邏輯功能狀態(tài)轉(zhuǎn)換表圖7.67.2.2同步時序電路的分析

[例7.2.1]分析如圖7.2.2所示時序電路的邏輯功能

圖7.2.2例7.2.1邏輯電路圖Q0Q1Q2CP&ZFF0FF1FF211TC1&1TC11TC17.2.2同步時序電路的分析[例7.2.1]分析如圖77(1)寫三個狀態(tài)方程①驅(qū)動方程：③狀態(tài)方程：②輸出方程：(1)寫三個狀態(tài)方程③狀態(tài)方程：②輸出方程：8(2)狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖①狀態(tài)轉(zhuǎn)換表00000101001110010111011112345678CP表7.2.1例7.2.1狀態(tài)轉(zhuǎn)換表001010011100101110111000(2)狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖①狀態(tài)轉(zhuǎn)換表09②狀態(tài)轉(zhuǎn)換圖000/0/0/0圖7.2.1例7.2.1狀態(tài)轉(zhuǎn)換圖/1/0001010011111110101100/0/0/0X/Z②狀態(tài)轉(zhuǎn)換圖000/0/0/0圖7.2.1例7.2.1狀10(3)說明電路的邏輯功能同步8進(jìn)制加法計數(shù)器③時序圖表7.2.1例7.2.1時序圖(3)說明電路的邏輯功能③時序圖表7.2.1例7.2.117.2.3異步時序電路分析

[例7.2.2]圖7.2.4為一異步時序電路邏輯圖，試分析該電路的邏輯功能。

圖7.2.4例7.2.2邏輯電路圖Q0Q1Q2CP&FF0FF1FF211111JC11K1JC11K1JC11K7.2.3異步時序電路分析[例7.2.2]圖7.2.4為12(1)寫方程式①寫出觸發(fā)器驅(qū)動方程和時鐘方程J0=，

K0=1，

CP0=CPJ1=K1=1，

CP1=Q0J2=Q1Q0，

K2=1，

CP2=CP

②.狀態(tài)方程

(CP0)

(CP1)(CP2)(1)寫方程式①寫出觸發(fā)器驅(qū)動方程和時鐘方程②.狀態(tài)方程13(2)列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖和波形圖①狀態(tài)轉(zhuǎn)換真值表00000101001110001234CP表7.2.3例7.2.2狀態(tài)轉(zhuǎn)換表001010011100000(2)列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖和波形圖①狀態(tài)轉(zhuǎn)14000001010011100(a)狀態(tài)轉(zhuǎn)換圖CPQ0Q1Q2(b)工作波形圖③畫波形圖②畫出狀態(tài)轉(zhuǎn)換圖000001010011100(a)狀態(tài)轉(zhuǎn)換圖CPQ0Q115(3)說明電路的邏輯功能5進(jìn)制異步計數(shù)器(3)說明電路的邏輯功能167.3基于觸發(fā)器時序電路的設(shè)計7.3.1設(shè)計步驟7.3.2同步時序電路的設(shè)計7.3.3異步時序電路的設(shè)計7.3基于觸發(fā)器時序電路的設(shè)計7.3.1設(shè)計步驟177.3.1設(shè)計步驟

圖7.3.1時序電路設(shè)計流程圖設(shè)計要求狀態(tài)轉(zhuǎn)換圖選觸發(fā)器狀態(tài)分配狀態(tài)轉(zhuǎn)換表狀態(tài)方程輸出方程驅(qū)動方程邏輯電路圖檢查自啟動7.3.1設(shè)計步驟圖7.3.1時序電路設(shè)計流程圖設(shè)計狀187.3.2同步時序電路的設(shè)計[例7.3.1]用下降沿觸發(fā)的JK觸發(fā)器設(shè)計同步8421碼的十進(jìn)制加法計數(shù)器

⑴

根據(jù)設(shè)計要求，作出狀態(tài)轉(zhuǎn)換圖。

S0圖7.3.2例7.3.1狀態(tài)轉(zhuǎn)換圖S1S2S3S4S5S6S7S8S97.3.2同步時序電路的設(shè)計[例7.3.1]用下降沿觸發(fā)的19⑵選擇觸發(fā)器的類型、個數(shù)以及進(jìn)行狀態(tài)分配①

選擇所用觸發(fā)器的類型和個數(shù)

題已指定JK觸發(fā)器。本例中，因?yàn)闋顟B(tài)數(shù)N=10，所以觸發(fā)器個數(shù)n=4。②

狀態(tài)分配狀態(tài)分配采用8421BCD碼。有S0=0000，S1=0001，···，S9=1001。1010～1111六個狀態(tài)可作為任意項(xiàng)處理。⑵選擇觸發(fā)器的類型、個數(shù)以及進(jìn)行狀態(tài)分配①選擇所20CP1234567891000000001001000110100010101100111100010010001001000110100010101100111100010010000表7.3.1例7.3.1的狀態(tài)轉(zhuǎn)換表③

列出狀態(tài)轉(zhuǎn)換表CP10000021(3)求出3個向量方程①

畫次態(tài)卡諾圖如圖7.3.3所示0001111001X001X010XX01XX000111100001111000X011X000XX11XX0001111000011110圖7.3.3例7.3.1次態(tài)卡諾圖11X100X000XX11XX000111100001111000X100X001XX00XX00011110(3)求出3個向量方程000111100022②

與JK觸發(fā)器特性方程比較可得FF2的驅(qū)動方程J3=Q2Q1Q0

K3=Q0J1=

Q3Q0

K1=Q0J0=1，

K0=1同理可得其它驅(qū)動方程②與JK觸發(fā)器特性方程比較可得FF2的驅(qū)動方程J3=Q23CP1JC11KRDQ01圖7.3.4例7.3.1邏輯邏輯電路圖FF0&

1JC11KRDFF1&1JC1&1KRD&1JC11KRDQ1FF2Q2Q3(4)

由驅(qū)動方程畫出邏輯電路圖CP1JQ01圖7.3.4例7.3.1邏輯邏輯電路圖FF0&24圖7.3.5例7.3.1完整的狀態(tài)轉(zhuǎn)換圖Q3Q2Q1Q00000101011101011110111001111000100100011010001010110011110001001(5)

檢查電路的自起動能力

圖7.3.5例7.3.1完整的狀態(tài)轉(zhuǎn)換圖Q3Q2Q1Q0025例：用JK觸發(fā)器設(shè)計一串行序列檢測器，當(dāng)檢測到110序列時，電路輸出為1。解：1.畫出原始狀態(tài)轉(zhuǎn)換圖輸入序列X：01100輸出相應(yīng)Y：

00010狀態(tài)：

S0

S1

S2S3S0(1).確定原始狀態(tài)數(shù)及其意義例：用JK觸發(fā)器設(shè)計一串行序列檢測器，當(dāng)檢測到110序列時，26(2).畫原始狀態(tài)圖0/01/01/00/11/01/00/0S0S1S2S30/0(2).畫原始狀態(tài)圖0/01/01/00/11/01/00/272.狀態(tài)簡化等價狀態(tài)可以合并為一個狀態(tài)。3.狀態(tài)編碼000111S0S1S2選JK觸發(fā)器，n＝2；Q1Q0--兩個觸發(fā)器狀態(tài)。0/01/01/01/0S0S1S20/00/12.狀態(tài)簡化等價狀態(tài)可以合并為一個狀態(tài)。3.狀態(tài)編碼0028XQ1nQ0n0001011100/001/000/011/000/111/04.列出狀態(tài)轉(zhuǎn)換表XQ1nQ0n00010295.求狀態(tài)方程和輸出方程作次態(tài)卡諾圖

0001111001XQn1Qn0Q1n+1

0001111001XQn1Qn0Q0n+1

0001111001XQn1Qn0Y

000×

011×

000×

111×

000×

001×

由次態(tài)卡諾圖求得5.求狀態(tài)方程和輸出方程作次態(tài)卡諾圖0001306.求驅(qū)動方程對比狀態(tài)方程和特性方程可得7.畫邏輯電路圖YX1JC11K1JC11KQ0CPQ1&116.求驅(qū)動方程對比狀態(tài)方程和特性方程可得7.畫邏輯電路圖317.3.3異步時序電路的設(shè)計[例7.3.3]試設(shè)計異步3位二進(jìn)制（8進(jìn)制）加法計數(shù)器

[解]根據(jù)設(shè)計要求，可列出態(tài)序表如表7.3.5所示。CPQ2

Q1

Q001234567000001010011100101110111表7.3.5例7.3.3的態(tài)序表7.3.3異步時序電路的設(shè)計[例7.3.3]試設(shè)計異步332Q1TC1TC1TC1Q21CPQ0圖7.3.9異步八進(jìn)制加法計數(shù)器(a)電路圖Q1Q21CPQ0圖7.3.9異步八進(jìn)制加法計數(shù)器(a)電33CPQ0Q1Q2圖7.3.9異步八進(jìn)制加法計數(shù)器(b)波形圖CPQ0Q1Q2圖7.3.9異步八進(jìn)制加法計數(shù)器(b)波形347.4集成計數(shù)計數(shù)器的功能：計數(shù)、分頻、定時等；計數(shù)器的分類按時鐘脈沖的輸入方式分類按計數(shù)器輸出碼的規(guī)律分類按計數(shù)容量M分類模2n計數(shù)器非模2n計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器同步計數(shù)器異步計數(shù)器7.4.1異步集成計數(shù)器7.4.2同步集成計數(shù)器7.4.3任意進(jìn)制計數(shù)器的構(gòu)成7.4集成計數(shù)計數(shù)器的功能：計數(shù)、分頻、定時等；計數(shù)器的分類357.4.1異步集成計數(shù)器

74293是二-八-十六進(jìn)制異步二進(jìn)制加法計數(shù)器。它由四個T觸發(fā)器串接而成，內(nèi)部邏輯電路如圖7.4.1(a)所示。圖7.4.1異步二進(jìn)制計數(shù)器74293邏輯電路圖(a)Q1Q2Q3&CP01Q0CP1R01R02FF0FF1FF2FF31TC1RD1TC1RD1TC1RD1TC1RD7.4.1異步集成計數(shù)器74293是二-八-36CP0CP1R01R02工作狀態(tài)X↓↓XXXXX↓↓1X0X010X0X置零FF0計數(shù)FF0計數(shù)FF1~FF3計數(shù)FF1~FF3計數(shù)表7.4.274293的功能表①

當(dāng)外CP僅送入CP0，由Q0輸出，電路為二進(jìn)制計數(shù)器。②

當(dāng)外CP僅送入CP1，由Q3Q2Q1輸出，電路為八進(jìn)制計數(shù)器。③

當(dāng)外CP僅送入CP0，而CP1與Q0相連時，電路為16進(jìn)制計數(shù)器。

Q0Q1Q2Q3CP1CP0R01R0274293CP0CP1R01R02工作狀態(tài)XX11置零表7.4.27377.4.2同步集成計數(shù)器1.同步二進(jìn)制計數(shù)器74161CPCTTCTP工作狀態(tài)X↑XX↑01111X0111XXXX0XX011置零預(yù)制數(shù)保持保持計數(shù)表7.4.374161的功能表圖7.4.374161的符號圖

D0D1D2D3

CTPCTTCPCOLDCR

74161Q0Q1Q2Q37.4.2同步集成計數(shù)器1.同步二進(jìn)制計數(shù)器74161C382.同步計數(shù)器74163

74163為四位二進(jìn)制加法計數(shù)器，其功能表和符號圖如表7.4.4和圖7.4.4所示。

D0D1D2D3Q0Q1Q2Q3CTPCTTCPCOLDCR74163圖7.4.474163的符號圖CPCTPCTT工作狀態(tài)↑↑XX↑01111X0111XXXX011011置零預(yù)制數(shù)保持保持計數(shù)表7.4.474163的功能表2.同步計數(shù)器7416374163為四位二進(jìn)制393.同步計數(shù)器74193CPUCPDCR工作狀態(tài)XX↑1XX1↑1000X011零預(yù)制數(shù)加法計數(shù)減法計數(shù)表7.4.574193的功能表

74193是雙時鐘輸入四位二進(jìn)制同步可逆計數(shù)器，其邏輯符號見圖7.4.5，功能見表7.4.5。CPU是加法計數(shù)時鐘信號，CPD是減法計數(shù)時鐘信號，是清零信號，是置數(shù)控制信號，是加法進(jìn)位信號，為減法借位信號。

圖題7.4.574193的符號圖CRLDD0D1D2D3Q0Q1Q2Q3BOCOCPUCPD741933.同步計數(shù)器74193CPUCPDCR工作狀態(tài)XX1X零404.多片集成計數(shù)器的級聯(lián)方法

前面介紹的各種集成計數(shù)器多是四位的，只能實(shí)現(xiàn)N

16的計數(shù)，在實(shí)際應(yīng)用中，經(jīng)常會遇到多片集成計數(shù)器的級聯(lián)使用的情況。下面以74LS161為例，介紹計數(shù)器的級聯(lián)方法。圖7.4.7多片74161的級聯(lián)方法D4D5D6D7D0D1D2D3Q4Q5Q6Q7Q0Q1Q2Q31D0D1D2D3Q0Q1Q2Q3CTPCTTCPCOLDCRD0D1D2D3Q0Q1Q2Q3CTPCTTCPCPCOCOLDCR4.多片集成計數(shù)器的級聯(lián)方法前面介紹的各種417.4.3任意進(jìn)制計數(shù)器構(gòu)成

目前市售集成計數(shù)器產(chǎn)品，在計數(shù)體制方面，只做成應(yīng)用較廣的十進(jìn)制、十六進(jìn)制、7位二進(jìn)制、12位二進(jìn)制、14位二進(jìn)制等幾種產(chǎn)品。在需要其它任意進(jìn)制計數(shù)器時，只能在現(xiàn)有中規(guī)模集成計數(shù)器基礎(chǔ)上，經(jīng)過外電路的不同連接來實(shí)現(xiàn)。

現(xiàn)以M表示已有中規(guī)模集成計數(shù)器的進(jìn)制(或模值)，以N表示待實(shí)現(xiàn)計數(shù)器的進(jìn)制，介紹實(shí)現(xiàn)N進(jìn)制計數(shù)器的方法。若M>N，只需一片集成計數(shù)器，如果M<N，則需多片集成計數(shù)器實(shí)現(xiàn)。

7.4.3任意進(jìn)制計數(shù)器構(gòu)成目前市售集成計421.異步操作——反饋清零法[例7.4.1]用74LS293構(gòu)成十進(jìn)制計數(shù)器

①

寫出N進(jìn)制計數(shù)器Sn狀態(tài)的二進(jìn)制編碼

N=10，

Sn=1010②

求反饋邏輯

F=Q3Q1③

畫邏輯圖，如圖7.4.8(a)所示。Q0Q1Q2Q3CP0CP1R01R02

74293CPQ0Q1Q2Q3圖7.4.874LS293構(gòu)成十進(jìn)制計數(shù)器(a)1.異步操作——反饋清零法[例7.4.1]用74LS243④

畫波形圖，如圖7.4.8(b)所示。圖7.4.874LS293構(gòu)成十進(jìn)制計數(shù)器CPQ0Q1Q2Q3(b)④畫波形圖，如圖7.4.8(b)所示。圖7.4.87442異步操作——反饋置數(shù)法

[例7.4.4]試用74LS193設(shè)計十進(jìn)制加法計數(shù)器，設(shè)計數(shù)器的起始狀態(tài)為0011。

①

求Sn狀態(tài)的二進(jìn)制編碼

Sn=S0+[N]B

=0011+1010=1101②求反饋邏輯==③

畫邏輯圖如圖7.4.11所示

CRLDD0D1D2D3Q0Q1Q2Q3BOCOCPUCPD7419301Q0Q1Q2Q3＆圖7.4.1例7.4.4CP2異步操作——反饋置數(shù)法[例7.4.4]試452.同步操作

在控制端加入有效的控制信號后，待CP有效沿到來時，使計數(shù)器清零或置數(shù)的這種控制方式為同步操作。

[例7.4.5]用74LS161和74163設(shè)計一個十進(jìn)制加法計數(shù)器，要求初始狀態(tài)為0000。①

寫出N進(jìn)制計數(shù)器Sn-1狀態(tài)的二進(jìn)編碼Sn-1=S0+[N-1]B=0000+1001=1001②

求反饋邏輯③

畫邏輯圖

2.同步操作在控制端加入有效的控制信號后，待CP有效沿到46圖7.4.12十進(jìn)制加法計數(shù)器邏輯圖(a)由74161構(gòu)成(b)由74163構(gòu)成

D0D1D2D3

CTPCTTCP

COLDCR

74163Q0Q1Q2Q3CP1＆Q0Q1Q2Q3(b)

D0D1D2D3

CTPCTTCP

COLDCR

74161Q0Q1Q2Q3CP1＆Q0Q1Q2Q3(a)圖7.4.12十進(jìn)制加法計數(shù)器邏輯圖47

在異步操作條件下，無論是異步清零法，還是異步置數(shù)法，均用Sn狀態(tài)反饋，且Sn狀態(tài)為瞬態(tài)；而在同步操作條件下，無論是同步清零法還是同步置數(shù)法，均用Sn-1狀態(tài)反饋，無瞬態(tài)，Sn-1為有效計數(shù)狀態(tài)。

同步操作和異步操作的比較圖7.4.13同步操作波形圖8910CPQ0Q1Q2Q3在異步操作條件下，無論是異步清零法，還是異步置48在圖7.4.13中，反饋態(tài)Sn-1=1001與其它有效計數(shù)狀態(tài)一樣持續(xù)一個CP周期，故無瞬態(tài)。一般選用同步操作實(shí)現(xiàn)反饋控制構(gòu)成的N進(jìn)制計數(shù)器，可靠性較高

有時為了簡化這類設(shè)計，常用進(jìn)位輸出信號CO實(shí)現(xiàn)反饋置數(shù)。在圖7.4.13中，反饋態(tài)Sn-1=1001與49[解]①

求預(yù)置數(shù)S0=[10-6]BCD

=0100②

畫邏輯圖如圖7.4.14。

[例7.4.6]試用74160的CO反饋，實(shí)現(xiàn)6進(jìn)制計數(shù)器。圖7.4.14例7.4.6圖011CRLDD0D1D2D3CPQ0Q1Q2Q3Q0Q1

Q2Q3CPCO由于預(yù)置數(shù)0100是計數(shù)循環(huán)中的最小數(shù)，這種設(shè)計方法也稱為置最小數(shù)法。[解]①求預(yù)置數(shù)[例7.4.6]試用74160的CO507.5

移位寄存器7.5.1移位寄存器7.5.2移位寄存器的應(yīng)用

寄存器按邏輯功能劃分，可分為并行寄存器、串行寄存器及串并行寄存器。并行寄存器的功能比較簡單，串行寄存器及串并行寄存器有移位功能，通常稱為移位寄存器。

7.5移位寄存器7.5.1移位寄存器寄存517.5.1移位寄存器74164是一個串行輸入、并行輸出的八位單向移位寄存器，電路符號見圖7.5.1。邏輯功能見表7.5.1。

移位寄存器(ShiftRegister)除了有寄存數(shù)碼的功能，還具有將數(shù)碼移位的功能。在移位操作時，每來一個CP脈沖，寄存器里存放的數(shù)碼依次向左或向右移動一位。1.8位單向移位寄存器741647.5.1移位寄存器74164是一個串行輸入52CPD0=SASBQ0Q1………Q7

00…………00Q1=Q0…Q7=Q61Q1=Q0…Q7=Q6011×↑↑表7.5.174164功能表×01Q7Q6Q5Q4Q3Q2Q1Q0CRCPSASB圖7.5.174164的符號圖CPD0=SASBQ0Q1………Q700…………0532.四位雙向移位寄存器74194四位雙向移位寄存器74194的電路符號和功能表如圖7.5.2和表7.5.2所示。圖7.5.274194的符號圖D3D2D1D0Q3Q2Q1Q0CRCPS0S1DSRDSL表7.5.274194的功能表

S1

S0工作狀態(tài)01111

xx00011011

置零保持右移左移并行輸入2.四位雙向移位寄存器74194四位雙向移位寄547.5.2移位寄存器的應(yīng)用

1.環(huán)形寄存器將移位寄存器，例如74194最高位的輸出Q3直接反饋到串行數(shù)據(jù)輸入DSR，使寄存器工作在右移狀態(tài)，就可構(gòu)成4位環(huán)形寄存器。如圖7.5.3(a)所示。循環(huán)的工作波形如圖7.5.3(b)所示，狀態(tài)轉(zhuǎn)換圖如圖7.5.3(c)所示。這四個狀態(tài)稱為有效狀態(tài)，其它12個狀態(tài)都是無效狀態(tài)，如圖7.5.3(d)

所示。電路不能夠自啟動，一般在啟動時，需要在S1端加置初態(tài)脈沖，如圖7.5.3(a)所示。7.5.2移位寄存器的應(yīng)用1.環(huán)形寄存器551000010000010010(c)123456(b)CPQ0Q1Q2Q3圖7.5.34位環(huán)形計數(shù)器(a)邏輯電路圖(b)工作波形圖(c)有效循環(huán)(d)無效循環(huán)000001011111101011000110100100111101111010110111(d)(a)CPS1S0110001D0D1D2D3DSRCPCRQ0Q1Q2Q3Q3Q2Q1Q01000010000010010(c)1234562.扭環(huán)形計數(shù)器如果將移位寄存器74LS194的最高位輸出Q3取非后再反饋到串行數(shù)據(jù)輸入端DSR，如圖7.5.4(a)所示，就可構(gòu)成4位扭環(huán)形寄存器它的8個有效循環(huán)的工作波形如圖7.5.4(b)所示，狀態(tài)轉(zhuǎn)換圖如圖7.5.4(c)所示。其余八個是無效循環(huán)，如圖7.5.4(d)所示。顯然，n位扭環(huán)形寄存器可以構(gòu)成2n進(jìn)制計數(shù)器。2.扭環(huán)形計數(shù)器如果將移位寄存器74LS1570000100000010011(c)110011100111111110101101010010010110101100100101(d)圖7.5.44位扭環(huán)形計數(shù)器(a)邏輯電路圖(b)工作波形圖(c)有效循環(huán)(d)無效循環(huán)(b)CPQ0Q1Q2Q3123456789011S1S074194(a)CPDSRCPCRQ0Q1Q2Q3Q3Q2Q1Q00000100000010011(c)11001110011587.6

基于MSI時序邏輯電路的分析7.6.1分析步驟7.6.2分析舉例7.6基于MSI時序邏輯電路的分析7.6.1分析步驟597.6.1分析步驟劃分功能塊邏輯電路圖分析各塊功能分析整體功能圖7.6.1功能塊邏輯電路分析流程圖7.6.1分析步驟劃分功能塊邏輯電路圖分析各塊功能分析整體607.6.2分析舉例[例7.6.1]分析圖7.6.2所示電路的邏輯功能。設(shè)輸出邏輯變量R、Y、G分別為紅、黃和綠燈的控制信號，時鐘脈沖CP的周期為10s。圖7.6.2例7.6.1圖CTPCTT

&11

Y0Y1Y2Y3Y4Y5Y6Y7A0

A1

A2

S1S2S3&&RYGCPD0D1D2D3Q0Q1Q2Q3OCⅠ74LS161Ⅱ74LS138Ⅲ74LS101CP7.6.2分析舉例[例7.6.1]分析圖7.6.2所示電路61[解]⑴將電路按功能劃分成3個功能塊電路，Ⅰ計數(shù)器，Ⅱ譯碼器，Ⅲ門電路。⑵

分析各功能塊電路的邏輯功能①電路Ⅰ是一片74LS161,構(gòu)成了一個8進(jìn)制計數(shù)器。②電路Ⅱ是由一片3-8譯碼器構(gòu)成的數(shù)據(jù)分配器。③3個門電路構(gòu)成輸出譯碼電路。⑶分析總體邏輯功能在CP作用下，計數(shù)器循環(huán)計數(shù)，輸出信號R持續(xù)30S，Y持續(xù)10s，G持續(xù)30s，Y持續(xù)10s，周而復(fù)始。[解]⑴將電路按功能劃分成3個功能塊電路，Ⅰ計數(shù)器，Ⅱ譯碼62圖7.6.3例7.6.2電路圖和CR波形圖圖7.6.3例7.6.2電路圖和CR波形圖63[解]⑴

將電路按功能劃分成3個功能塊電路，Ⅰ是比較器；II是門級組合電路；Ⅲ是雙向計數(shù)器。⑵

分析各功能塊電路的邏輯功能①電路Ⅰ是4位二進(jìn)制比較器。②電路II是時鐘輸入控制電路。③

雙時鐘雙向計數(shù)器74193可以進(jìn)行可逆計數(shù)。⑶

分析邏輯電路的總體邏輯功能電路工作原理如下：設(shè)在CR作用下，計數(shù)器起始狀態(tài)為0000。在每一個CP脈沖到來時，若YA<B=0，計數(shù)器加1；若DA<DB，則YA<B=1，計數(shù)器減1，若DA=DB，則YA=B=1，時鐘信號被封鎖，計數(shù)器處于保持狀態(tài)。分析結(jié)果：該電路是數(shù)字誤差檢測電路。[解]⑴將電路按功能劃分成3個功能塊電路，Ⅰ是比較器；I64例7.6.3分析圖7.63.4所示電路框圖的邏輯功能。并畫出CP、fx、Q、fc和Rd波形圖。已知時鐘脈沖的頻率fcp為1Hz，fx是待測脈沖的頻率。圖7.6.4例7.6.3圖>計數(shù)電路CPJ>K延時電路&譯碼電路1fxfcRdⅣⅢⅤⅠⅡQ44447777例7.6.3分析圖7.63.4所示電路框圖的邏輯功能。65(1)該電路已經(jīng)是功能框圖。(2)分析各邏輯框的功能。(3)分析總體邏輯功能分析結(jié)果：電路為簡易頻率計電路。各點(diǎn)的工作波形如圖7.6.5所示。

CPfXfC圖7.6.5圖7.6.3工作波形圖1St1Q(1)該電路已經(jīng)是功能框圖。CPfXfC圖7.6.5圖7667.7基于MSI時序邏輯電路的設(shè)計

時序邏輯電路功能塊設(shè)計流程的各步驟與第4章組合邏輯電路功能塊設(shè)計流程基本相同，不過可以使用的功能塊既有組合邏輯功能塊，也有時序邏輯功能塊7.7.1時序脈沖發(fā)生電路7.7.2一般時序電路的設(shè)計7.7基于MSI時序邏輯電路的設(shè)計67

在設(shè)計時序邏輯電路時，經(jīng)常碰到需要設(shè)計時序脈沖發(fā)生電路。它大致可分為計數(shù)器型和移位寄存器型兩類。1.計數(shù)器型脈沖順序分配器在數(shù)字控制系統(tǒng)和計算機(jī)中，常需要一種按時間順序逐個出現(xiàn)的節(jié)拍(tact)控制脈沖，以協(xié)調(diào)各部分的工作。這種能產(chǎn)生節(jié)拍脈沖的電路稱為脈沖順序分配器(pulsesequencedistributor)。7.7.1時序脈沖發(fā)生電路在設(shè)計時序邏輯電路時，經(jīng)常碰到需要設(shè)計時序脈沖發(fā)生68[例7.7.1]試用計數(shù)器和譯碼器設(shè)計一個能產(chǎn)生圖7.7.1所示的脈沖順序分配器。圖7.7.1例7.7.1工作波形圖

CPP0P1P2P7123456789······[例7.7.1]試用計數(shù)器和譯碼器設(shè)計一個能產(chǎn)生圖69解

⑴把電路分成計數(shù)器和數(shù)據(jù)分配器，如圖7.7.2(a)；

(a)

CP

數(shù)據(jù)分配器3位二進(jìn)制計數(shù)器CPQ0Q1Q2A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7P0P1P2P3P4P5P6P7圖7.7.2計數(shù)器型脈沖順序分配器解⑴把電路分成計數(shù)器和數(shù)據(jù)分配器，如圖7.7.2(a)；70⑵

選擇適當(dāng)?shù)募善骷?，設(shè)計各功能塊內(nèi)部的電路；⑶

畫出邏輯電路圖如圖7.7.2(b)所示。(b)

CP11