2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理歷年高頻考題帶答案難題附詳解（圖片大小可自由調(diào)整）第1卷一.歷年考點(diǎn)試題黑鉆版(共50題)1.ADDR0，R1加法指令按操作數(shù)的個數(shù)分，屬于______。A.單操作數(shù)B.雙操作數(shù)C.無操作數(shù)D.多操作數(shù)2.下列敘述中，不正確的是______。A.串行加法器位數(shù)越多加法時(shí)間越長B.超前進(jìn)位加法器位數(shù)越多高位電路越復(fù)雜C.串行加法器比超前進(jìn)位加法器的加法時(shí)間長的原因是串行加法器進(jìn)位串行傳遞D.串行加法器比超前進(jìn)位加法器的加法時(shí)間長的原因是串行加法器高位電路復(fù)雜3.掛接在總線上的多個部件______。A.只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)B.只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)C.可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)D.可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)4.下述說法中正確的是______。

Ⅰ．半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶

Ⅱ．動態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的

Ⅲ．半導(dǎo)體RAM是易失性RAM，但只要電源不斷電，所存信息是不丟失的

Ⅳ．半導(dǎo)體RAM是非易失性的RAMA.Ⅰ、ⅡB.只有ⅢC.Ⅱ、ⅣD.全錯5.Ai、Bi、Ci-1分別代表被加數(shù)Ai、加數(shù)Bi和低位傳來的進(jìn)位，Ci代表本位向高位的進(jìn)位，則下列邏輯表達(dá)式正確的是______

A．

B．

C．

D．6.主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)，CPU效率最低的是______。A.程序查詢方式B.中斷方式C.DMA方式D.通道方式7.DMA傳輸方式的優(yōu)點(diǎn)主要包括______。A.實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間成批交換數(shù)據(jù)B.實(shí)現(xiàn)高速I/O設(shè)備與CPU之間串行工作C.實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間串行工作D.實(shí)現(xiàn)高速I/O設(shè)備與CPU之間同步工作8.一般情況下，采用下列哪種編碼方式時(shí)，微指令的控制字段位數(shù)最多______。A.直接編碼方式B.字段直接編碼方式C.字段間接編碼方式D.以上都不對9.在微程序控制方式中，以下說法中正確的是______。

Ⅰ．采用微程序控制器的處理器稱為微處理器

Ⅱ．每一條機(jī)器指令由一個微程序來解釋執(zhí)行

Ⅲ．在微指令的編碼中，執(zhí)行效率最低的是直接編碼方式

Ⅳ．水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)A.Ⅰ和ⅡB.Ⅱ和ⅣC.Ⅰ和ⅢD.Ⅱ、Ⅲ和Ⅳ10.某一單流水線處理機(jī)．包含取指、譯碼、執(zhí)行3個功能段。取指、譯碼各需1T：在執(zhí)行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T內(nèi)取數(shù)，在最后1T寫結(jié)果。執(zhí)行下面的程序后按要求分析指令流水線的功能。

k：

MOV

R1，R0；

R1←(R0)

k+1：

MOV

R0．R2，R1；

RO←(R1)*(R0)

k+2：

MOV

R0，R2，R1；

RO←(R2)+(R3)

(1)設(shè)計(jì)并畫出流水線功能段的結(jié)構(gòu)圖。

(2)考慮指令數(shù)據(jù)相關(guān)性，設(shè)計(jì)并畫出指令執(zhí)行過程流水線的時(shí)空圖。

(3)為了加快速度，可以采取哪些改進(jìn)措施。11.用1位奇偶校驗(yàn)?zāi)軝z測出1位主存錯誤的百分比為______。A.0%B.100%C.50%D.無法計(jì)算12.設(shè)機(jī)器數(shù)字長16位，有一個C語言程序段如下：

intn=0×A1B6;

unsignedintm=n;

m=m＞＞1;

//m右移一位

則在執(zhí)行完該段程序后，m的值為______A.50DBHB.FFB6HC.A1B6HD.D0DBH13.磁盤上靠內(nèi)的磁道上存儲的信息量比靠外的磁道存儲的信息量______。A.少B.多C.相等D.不確定14.某單處理機(jī)系統(tǒng)采用集中仲裁方式，使用獨(dú)立請求與串行鏈?zhǔn)讲樵兿嘟Y(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一隊(duì)串行鏈?zhǔn)讲樵冸娐?；每一根請求線可以被若干個傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過BRi線向仲裁器發(fā)出請求，對應(yīng)的BGi線則串行查詢每個設(shè)備，從而確定哪個設(shè)備享有總線控制權(quán)。請分析說明如下圖所示的總線仲裁時(shí)序圖。

仲裁時(shí)序圖15.下列為8位移碼機(jī)器數(shù)[x]移，當(dāng)求[-x]移時(shí)，______將會發(fā)生溢出。A.11111111B.00000000C.10000000D.0111111116.在CPU的狀態(tài)字寄存器中，若符號標(biāo)志位SF為“1”，表示運(yùn)算結(jié)果是______。A.正數(shù)B.負(fù)數(shù)C.非正數(shù)D.不能確定17.當(dāng)缺頁故障處理完畢后，處理器將______。A.重新執(zhí)行引發(fā)缺頁故障的指令B.執(zhí)行導(dǎo)致發(fā)生缺頁故障的指令的下一條指令C.重新開始執(zhí)行發(fā)生缺頁故障的指令所在的進(jìn)程D.終止執(zhí)行發(fā)生缺頁故障的指令所在的進(jìn)程18.某計(jì)算機(jī)的指令流水線由4個功能段組成，指令流經(jīng)各功能段的時(shí)間(忽略各功能段之間的緩存時(shí)間)分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU周期至少是______。A.90nsB.80nsC.70nsD.60ns19.就微命令的編碼方式而言，若微操作命令的個數(shù)已確定，則

。A.直接表示法比編碼表示法的微指令字長短B.編碼表示法比直接表示法的微指令字長短C.直接表示法與編碼表示法的微指令字長相等D.直接表示法比編碼表示法的微指令字長大小關(guān)系不確定20.雙端口存儲器能高速進(jìn)行讀/寫，是因?yàn)椴捎昧薩_____。A.新型器件B.流水技術(shù)C.兩套相互獨(dú)立的讀/寫電路D.高速芯片21.現(xiàn)有一64K×2位的存儲器芯片，欲設(shè)計(jì)具有同樣存儲容量的存儲器，應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小，并說明有幾種解法。22.將一個十進(jìn)制數(shù)-8196表示成補(bǔ)碼時(shí)，至少需采用______位二進(jìn)制代碼表示。A.12B.13C.14D.1523.假定執(zhí)行最復(fù)雜的指令需要6個子功能，分別對應(yīng)的功能部件A～F來完成，每個功能部件所花的時(shí)間分別為80ps、30ps、60ps、70ps、40ps、30ps，采用的是流水線寬度為80ps，下列做法中，能保證不增加流水線寬度，且又能減少流水線段數(shù)的是______。A.可將功能部件B和C合并B.可將功能部件B和F合并C.可將功能部件C和D合并D.可將功能部件E和F合并24.控制總線主要用來傳送______。

Ⅰ．存儲器和I/O設(shè)備的地址碼

Ⅱ．所有存儲器和I/O設(shè)備的時(shí)序信號

Ⅲ．所有存儲器和I/O設(shè)備的控制信號

Ⅳ．來自I/O設(shè)備和存儲器的響應(yīng)信號A.Ⅱ、ⅢB.Ⅰ、Ⅲ、ⅣC.Ⅲ、ⅣD.Ⅱ、Ⅲ、Ⅳ25.變址尋址和基址尋址的有效地址形成方式類似，但

。A.變址寄存器的內(nèi)容在程序執(zhí)行過程中不能改變B.基址寄存器的內(nèi)容在程序執(zhí)行過程中可以改變C.在程序執(zhí)行過程中，變址寄存器的內(nèi)容不能改變而基址寄存器的內(nèi)容可以改變D.在程序執(zhí)行過程中．基址寄存器的內(nèi)容不能改變而變址寄存器的內(nèi)容可以改變26.指令優(yōu)化編碼方法，就編碼的效率來講，最好的方法是

。A.固定長度編碼B.擴(kuò)展編碼法C.huffman編碼法D.以上編碼都不是27.在無轉(zhuǎn)發(fā)機(jī)制的五段基本流水線(取指、譯碼/讀寄存器、運(yùn)算、訪寫回寄存器)中，下列指令序列存在數(shù)據(jù)冒險(xiǎn)的指令對是______。

I1：add

R1，R2，R3；(R2)+(R3)→R1

I2：add

R5，R2，R4；(R2)+(R4)→R5

I3：add

R4，R5，R3；(R5)+(R3)→R4

I4：add

R5，R2，R6；(R2)+(R6)→R5A.I1和I2B.I2和I3C.I2和I4D.I3和I428.若[X]補(bǔ)=X0，X1X2…Xn，其中X0為符號位，X1為最高數(shù)位。若______，則當(dāng)補(bǔ)碼左移時(shí)，將會發(fā)生溢出。A.X0=X1B.X0≠X1C.X1=0D.X1=129.啟動一次DMA傳送，外設(shè)和主機(jī)之間將完成一個______的數(shù)據(jù)傳送。A.字節(jié)B.字C.總線寬度D.數(shù)據(jù)塊30.一個計(jì)算機(jī)系統(tǒng)采用32位單字長指令，地址碼為12位，如果定義了250條二地址指令，那么還可以有

條單地址指令。A.4KB.8KC.16KD.24K31.在DMA方式中，周期竊取是竊取總線占用權(quán)一個或者多個______。A.存取周期B.指令周期C.CPU周期D.總線周期32.假定在設(shè)計(jì)機(jī)器的指令系統(tǒng)時(shí)，對條件轉(zhuǎn)移指令的設(shè)計(jì)有以下兩種不同的選擇：

(1)CPUA采用一條比較指令來設(shè)置相應(yīng)的條件碼，然后測試條件碼進(jìn)行轉(zhuǎn)移。

(2)CPUB在轉(zhuǎn)移指令中包含比較過程。

在兩種CPU中，條件轉(zhuǎn)移指令需要2個時(shí)鐘周期，而其他的指令只需1個時(shí)鐘周期。又假設(shè)在CPUA上，要執(zhí)行的指令中只有20%是條件轉(zhuǎn)移指令，由于每條條件指令都需要一條比較指令，因此，比較指令也占用20%。由于CPUA在轉(zhuǎn)移時(shí)不需要比較，因此假設(shè)它的時(shí)鐘周期時(shí)間比CPUB快1.25倍。問：

(1)哪一個CPU更快?

(2)如果CPUA的時(shí)鐘周期時(shí)間僅僅比CPUB快1.1倍，哪個CPU更快?33.已知x=0.10011101，y=0.1110，用不恢復(fù)余數(shù)陣列除法器求x/y。34.相聯(lián)存儲器的訪問方式是

。A.先進(jìn)先出順序訪問B.按地址訪問C.無地址訪問D.按內(nèi)容訪問35.以下4個步驟在通道工作過程中的正確順序是______。

Ⅰ．組織I/O操作

Ⅱ．向CPU發(fā)出中斷請求

Ⅲ．編制通道程序

Ⅳ．啟動I/O通道A.Ⅰ→Ⅱ→Ⅲ→ⅣB.Ⅱ→Ⅲ→Ⅰ→ⅣC.Ⅳ→Ⅲ→Ⅱ→ⅠD.Ⅲ→Ⅳ→Ⅰ→Ⅱ36.在通用計(jì)算機(jī)指令系統(tǒng)的二地址指令中，操作數(shù)的物理位置可安排在______。

Ⅰ．一個主存單元和緩沖存儲器

Ⅱ．兩個數(shù)據(jù)寄存器

Ⅲ．一個主存單位和一個數(shù)據(jù)寄存器

Ⅳ．一個數(shù)據(jù)寄存器和一個控制存儲器

Ⅴ．一個主存單元和一個外存單元A.Ⅱ、Ⅲ、ⅣB.Ⅱ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅰ、Ⅱ、Ⅲ、Ⅴ37.在統(tǒng)一編址的情況下，就I/O設(shè)備而言，其對應(yīng)的I/O地址說法錯誤的是______。A.要求固定在地址高端B.要求固定在地址低端C.要求相對固定在地址的某部分D.可以隨意在地址的任何地方38.在CRT字符顯示器中，當(dāng)字符計(jì)數(shù)器計(jì)數(shù)一個循環(huán)后，

。A.訪問顯存VRAMB.訪問字符發(fā)生器ROMC.發(fā)水平同步信號D.發(fā)垂直同步信號39.在32位總線系統(tǒng)中，若時(shí)鐘頻率為500MHz，傳送一個32位字需要5個時(shí)鐘周期，則該總線系統(tǒng)的數(shù)據(jù)傳送速率是______。A.200MB/sB.400MB/sC.600MB/sD.800MB/s40.如圖所示，若低位地址(A0～A11)接在內(nèi)存芯片地址引腳上，高位地址(A12～A19)進(jìn)行片選譯碼(其中，A14和A16沒有參加譯碼)，且片選信號低電平有效，則對圖所示的譯碼電路，不屬于此譯碼空間的地址是______。

譯碼電路A.AB000H～ABFFFHB.BB000H～BBFFFHC.EF000H～EFFFFHD.FE000H～FEFFFH41.從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，早期的計(jì)算機(jī)是以______為中心的系統(tǒng)結(jié)構(gòu)，而近代的計(jì)算機(jī)是以______為中心的系統(tǒng)結(jié)構(gòu)。A.運(yùn)算器，處理器B.存儲器，計(jì)算器C.運(yùn)算器，存儲器D.寄存器，運(yùn)算器42.若視頻圖像每幀的數(shù)據(jù)量為6.4MB，幀速率為30幀/秒，則顯示10秒的視頻信息，其原始數(shù)據(jù)量是______。A.64MBB.192MBC.640MBD.1920MB43.下列關(guān)于CPU存取速度的比較中，正確的是______。A.Cache＞內(nèi)存＞寄存器B.Cache＞寄存器＞內(nèi)存C.寄存器＞Cache＞內(nèi)存D.寄存器＞內(nèi)存＞Cache44.若將4個全加器級連可得4位加法器，并采用超前進(jìn)位產(chǎn)生電路來同時(shí)形成各位進(jìn)位，稱這種加法器為超前加法器。根據(jù)各位進(jìn)位的形成條件，可寫出Ci的邏輯表達(dá)式：

Ci=XiYi+Ci-1

請依據(jù)進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)推導(dǎo)出各位(4位)的進(jìn)位表達(dá)式。45.簡述操作系統(tǒng)的主要作用。46.系統(tǒng)總線中地址線的功能是______。A.用于選擇主存單元地址B.用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.用于選擇外存地址D.用于指定主存和I/O設(shè)備接口電路的地址47.證明定點(diǎn)小數(shù)表示中

[X]補(bǔ)+[Y]補(bǔ)=2+(X+Y)=[X+Y]補(bǔ)48.用浮點(diǎn)數(shù)計(jì)算0.5+(-0.4375)(設(shè)尾數(shù)為4位)。49.下列幾種存儲器中，______是易失性存儲器。A.CacheB.EPROMC.FlashMemoryD.CD-ROM50.地址總線A15～A0(低)，存儲器地址空間為3000H～67FFH，按字節(jié)編址。其中3000H～4FFFH為ROM區(qū)，選用EPROM芯片(4K×2位/片)；5000H～67FFH為RAM區(qū)，選用DRAM芯片(2K×4位/片)。

1．據(jù)存儲器容量，EPROM芯片和DRAM芯片各需多少片?分別選擇一個正確答案。

(1)EPROM芯片______

(2)DRAM芯片______

①4片

②6片

③8片

④12片

2．EPROM芯片和DRAM芯片各連入哪幾根地址線?分別選擇一個正確答案。

(1)EPROM芯片______

(2)DRAM芯片______

①A10～A0

②A12～A0

③A11～A0

④A9～A0

3．分別寫出5個片送信號CS0、CS1、CS2、CS3、CS4的邏輯式。第1卷參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：B2.參考答案：D3.參考答案：B[解析]為了使總線上的數(shù)據(jù)不發(fā)生“沖突”，掛在總線上的多個設(shè)備只能分時(shí)地向總線發(fā)送數(shù)據(jù)，即每個時(shí)刻只能有一個設(shè)備向總線傳送數(shù)據(jù)，而從總線接收數(shù)據(jù)的設(shè)備可有多個，因?yàn)榻邮諗?shù)據(jù)的設(shè)備不會對總線產(chǎn)生“干擾”。4.參考答案：D[解析]半導(dǎo)體RAM，無論靜態(tài)RAM還是動態(tài)RAM都是易失性的，即斷電后存儲信息都將丟失。RAM是可讀可寫，而ROM只讀。對于Ⅲ來講，DRAM即使不斷電，如果在規(guī)定的時(shí)間內(nèi)沒有及時(shí)刷新，則存儲信息也會丟失。

易失性存儲器，即斷電后存儲信息消失的存儲器；斷電后存儲信息仍然保存的存儲器被稱為非易失性存儲器。顯然半導(dǎo)體RAM是易失性存儲器。5.參考答案：A[解析]當(dāng)Ai、Bi、Ci-1組成的3位二進(jìn)制數(shù)中1的個數(shù)大于等于2時(shí)，Ci=1。

(即110、101、011、111時(shí))6.參考答案：A在I/O方式中，CPU效率最低的是程序查詢方式。7.參考答案：ADMA傳輸方式的優(yōu)點(diǎn)是實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間成批交換數(shù)據(jù)。8.參考答案：A[解析]采用直接編碼方式時(shí)，每個微操作命令都對應(yīng)控制字段中的1位控制位，此時(shí)控制字段位數(shù)最多。9.參考答案：B微處理器是相對于大型機(jī)的處理器而言的，與微程序控制器沒有必然聯(lián)系，Ⅰ錯誤。微程序的設(shè)計(jì)思想就是將每一條機(jī)器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條微指令對應(yīng)一個或幾個微操作命令，Ⅱ正確。直接編碼方式中每一位代表一個微命令，不需要譯碼，因此執(zhí)行效率最高，Ⅲ錯誤。一條水平型微指令能定義并執(zhí)行幾種并行的基本操作，因此能更充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)，Ⅳ正確。10.參考答案：(1)流水線功能段的結(jié)構(gòu)圖為：

(2)因?yàn)榈诙lMUL指令中R1的內(nèi)容必須是第一條MOV指令的執(zhí)行結(jié)果，所以產(chǎn)生了數(shù)據(jù)相關(guān)性問題。簡單處理數(shù)據(jù)相關(guān)性，可采取后推法，即將相關(guān)指令延遲到所需操作數(shù)被寫回到寄存器后再進(jìn)行操作。由于題目中隱含指令的取操作數(shù)包含在譯碼功能段中，所以指令流水線的時(shí)空圖為：

其中，k代表MOV指令，k+1代表ADD指令，k+2代表MUL指令。

(3)為了加快速度，對于數(shù)據(jù)相關(guān)性，更好的解決方法是采取設(shè)置專用通路技術(shù)，將MOV指令產(chǎn)生的結(jié)果直接送往所需的指令的譯碼段，就可以使流水線不發(fā)生停頓。另外還可采用超流水技術(shù)、超標(biāo)量流水線技術(shù)和超長指令字技術(shù)等提高流水速度。11.參考答案：B[解析]如果出現(xiàn)1位主存錯誤，則奇偶校驗(yàn)碼一定能檢測出。12.參考答案：A[解析]無符號數(shù)的移位方式為邏輯移位，不管是左移還是右移，都是添0。

A186H作為無符號數(shù)，使用邏輯右移。1010000110110110右移一位得0101000011011011，即50DBH，故選A。13.參考答案：C在磁盤上，磁道上存儲的信息量是相同的。14.參考答案：依據(jù)圖示，該總線采用異步定時(shí)方式。

(1)當(dāng)某個設(shè)備請求時(shí)，在該設(shè)備所屬的請求線上發(fā)出BRi信號申請。

(2)仲裁器按優(yōu)先級同意后，給出BGi信號作授權(quán)回答。

(3)BGi鏈?zhǔn)讲樵兏髟O(shè)備，被授權(quán)設(shè)備以SACK信號上升沿回答證實(shí)，同時(shí)撤銷BRi。

(4)仲裁器接到SACK信號后使BGi→“0”作為回答。

(5)設(shè)備成為控制總線的主方后，總線“忙”標(biāo)志BBSY從“0”→“1”。

(6)在設(shè)備用完總線后，BBSY和SACK從“1”→“0”，釋放總線。

在上述選擇主設(shè)備過程中，可能有現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備BBSY→“0”后，新的主設(shè)備才能獲得總線控制權(quán)，且BBSY→“1”。15.參考答案：B[解析]選項(xiàng)B對應(yīng)8位最小的值-128，而-x=128發(fā)生溢出，故無法表示其移碼。16.參考答案：D[解析]狀態(tài)字寄存器用來存放PSW，PSW包括兩個部分：一是狀態(tài)標(biāo)志，如進(jìn)位標(biāo)志(C)、結(jié)果為零標(biāo)志(Z)等，大多數(shù)指令的執(zhí)行將會影響到這些標(biāo)志位；二是控制標(biāo)志，如中斷標(biāo)志、陷阱標(biāo)志等。

SF符號標(biāo)志位，當(dāng)運(yùn)算結(jié)果最高有效位是1，SF==1；否則，SF==0。當(dāng)此數(shù)是有符號數(shù)時(shí)，該數(shù)是個負(fù)數(shù)；當(dāng)此數(shù)為無符號數(shù)時(shí)，SF的值沒有參考價(jià)值。17.參考答案：A當(dāng)處理器欲訪問的頁面對應(yīng)的頁表項(xiàng)中的“存在位”為0，即表示該頁面不在內(nèi)存中，則處理器發(fā)出缺頁故障信號。當(dāng)處理器處理缺頁故障后，將重新執(zhí)行引發(fā)缺頁故障的指令。18.參考答案：A[解析]時(shí)鐘周期應(yīng)以各功能段的最長執(zhí)行時(shí)間為準(zhǔn)，否則用時(shí)較長的流水段的功能將不能正確完成，故應(yīng)選90ns。19.參考答案：B編碼表示法是把一組互斥性的微命令信號組成一個小組(即一個字段)，然后通過小組譯碼器對每一個微命令信號進(jìn)行譯碼，譯碼的輸出作為操作控制信號。與直接表示法比較，編碼表示法具有可使微指令字大大縮短，節(jié)省控制存儲器容量的優(yōu)點(diǎn)，但由于增加了譯碼電路，所以執(zhí)行速度稍慢。20.參考答案：C[解析]雙端口存儲器指同一個存儲器具有兩組相互獨(dú)立的讀/寫控制線路，由于進(jìn)行并行的獨(dú)立操作，因此它是一種高速工作的存儲器。當(dāng)兩個端口的地址不相同時(shí)，在兩個端口上進(jìn)行讀/寫操作，一定不會發(fā)生沖突。當(dāng)任意一端口被選中驅(qū)動時(shí)，就可對整個存儲器進(jìn)行存取，每一個端口都有自己的片選控制和輸出驅(qū)動控制。當(dāng)兩個端口同時(shí)存取存儲器同一存儲單元時(shí)，便發(fā)生讀/寫沖突。為解決此問題，特設(shè)置了BUSY標(biāo)志，由片上的判斷邏輯決定對哪個端口優(yōu)先進(jìn)行讀/寫操作，而暫時(shí)關(guān)閉另一個被延遲的端口。21.參考答案：不妨設(shè)地址線和數(shù)據(jù)線的數(shù)目分別為x和y。只需要滿足2x×y=64K×2，有

如下方案：

當(dāng)y=1時(shí)，x=17；

當(dāng)y=2時(shí)，x=16；

當(dāng)y=4時(shí)，x=15；

當(dāng)y=8時(shí)，x=14。

(可不用討論y等于3、5、6這些情況，不然x就沒法計(jì)算了)

后面的就不用計(jì)算了，肯定比前面的引腳數(shù)目多。

從以上分析可以看出，當(dāng)數(shù)據(jù)線為1或2時(shí)，地址線和數(shù)據(jù)線引腳的數(shù)目之和為18，達(dá)到最小，并且有兩種解答。22.參考答案：D[解析]n位補(bǔ)碼(包括1位符號位)的表示范圍是-2n-1(2n-1-1)，-214(-16384)＜-8196＜-213(-8192)。

故至少需要15位二進(jìn)制代碼表示，故選D。23.參考答案：D[解析]將B和C合并，那么合并后所需要的時(shí)間為90ps，原流水線寬度80ps不能滿足，需要提高，故A選項(xiàng)不對。同理，C選項(xiàng)也不能滿足。

B和F并不相鄰，而指令的所有子功能都必須按一定的順序經(jīng)過流水段，故B選項(xiàng)也不對。24.參考答案：D[解析]存儲器和I/O設(shè)備的地址碼應(yīng)該由地址線來傳送，故Ⅰ錯誤；控制線應(yīng)該用來傳送來自存儲器和I/O設(shè)備的時(shí)序信號、控制信號和響應(yīng)信號。25.參考答案：D只要把握住變址尋址的特點(diǎn)是立足于面向用戶，而基址尋址立足于面向系統(tǒng)，所以在程序執(zhí)行過程中，基址寄存器的內(nèi)容不能改變而變址寄存器的內(nèi)容可以改變。26.參考答案：C哈夫曼huffman編碼的編碼原則是：對使用頻度(指在程序中出現(xiàn)的頻率)較高的指令，分配較短的操作碼字段；對使用頻度較低的指令，分配較長的操作碼字段。所以，它能使信息的冗余量最小，編碼效率最高．是最好的方法。27.參考答案：B[解析]數(shù)據(jù)冒險(xiǎn)，即數(shù)據(jù)相關(guān)，指在一個程序中存在必須等前一條指令執(zhí)行完才能執(zhí)行后一條指令的情況，則這兩條指令即為數(shù)據(jù)相關(guān)。當(dāng)多條指令重疊處理時(shí)就會發(fā)生沖突。首先這兩條指令發(fā)生寫后讀相關(guān)，并且兩條指令在流水線中執(zhí)行情況(發(fā)生數(shù)據(jù)冒險(xiǎn))如下圖所示：

指令I(lǐng)2在時(shí)鐘5時(shí)將結(jié)果寫入寄存器(R5)，但指令I(lǐng)3在時(shí)鐘3時(shí)讀寄存器(R5)。本來指令I(lǐng)2應(yīng)先寫入R5，指令I(lǐng)3后讀R5，結(jié)果變成指令I(lǐng)3先讀R5，指令I(lǐng)2后寫入R5，因而發(fā)生數(shù)據(jù)沖突。28.參考答案：B[解析]溢出判別法有兩種適用于此種情況：一是加一個符號位變?yōu)殡p符號位，然后左移，如果兩符號位不同則溢出，故而X0≠X1時(shí)溢出；二是數(shù)值位最高位進(jìn)位和符號位進(jìn)位不同則溢出，同樣可知X0≠X1時(shí)溢出。29.參考答案：D[解析]DMA傳送的基本數(shù)據(jù)單元是數(shù)據(jù)塊，因此DMA方式適合像磁盤一類的高速設(shè)備，以成批的方式和主存直接交換數(shù)據(jù)，故本題選D。30.參考答案：D用擴(kuò)展操作碼技術(shù)，有250條二地址指令，則還剩6條用于擴(kuò)展，可設(shè)計(jì)出單地址指令6×212單地址指令，結(jié)果為24K。31.參考答案：A[解析]這個屬于概念題。在這種方式下，每當(dāng)I/O設(shè)備發(fā)出DMA請求時(shí)，I/O設(shè)備便挪用或竊取總線占用權(quán)一個或幾個存取周期(或者稱為主存周期)，而DMA不請求時(shí)，CPU仍然繼續(xù)訪問主存。32.參考答案：

(1)占用2個時(shí)鐘周期的條件轉(zhuǎn)移指令占總數(shù)的20%，剩下的指令占用一個時(shí)鐘周期。

所以

CPIA=0.2×2+0.8×1=1.2

若將程序執(zhí)行過程中所處理的指令數(shù)記為IC，則總CPUA時(shí)間

TCPUA=ICA×CPIA×?xí)r鐘周期A=ICA×1.2×?xí)r鐘周期A

根據(jù)假設(shè)有

時(shí)鐘周期B=1.25×?xí)r鐘周期A

在CPUB中沒有獨(dú)立的比較指令，所以CPUB的程序量為CPUA的80%，轉(zhuǎn)移指令的比例為

20%÷80%=25%

這些轉(zhuǎn)移指令占用2個時(shí)鐘周期，而其余的75%指令只占用1個時(shí)鐘周期，因此有

CPIB=0.25×2+0.75×1=1.25

由于CPUB中沒有比較指令，所以ICB=0.8×ICA

則總CPUB時(shí)間

TCPUB=ICB×CPIB×?xí)r鐘周期B

=0.8×ICA×1.25×1.25×?xí)r鐘周期A=ICA×1.25×?xí)r鐘周期A

所以，盡管CPUB的執(zhí)行指令條數(shù)較少，但因?yàn)镃PUA有著更短的時(shí)鐘周期，所以比CPUB快。

(2)如果CPUA的時(shí)鐘周期時(shí)間僅僅比CPUB快1.1倍，則：

時(shí)鐘周期B=1.1×?xí)r鐘周期A

則總CPUB時(shí)間

TCPuB=ICB×CPIB×?xí)r鐘周期B

=0.8×ICA×1.25×1.1×?xí)r鐘周期A=ICA×1.1×?xí)r鐘周期A

因此，CPUB由于執(zhí)行更少的指令條數(shù)，比CPUA運(yùn)行更快。33.參考答案：[-y]補(bǔ)=1.0010

故得商Q=Q0·Q1Q2Q3Q4=0.1011

余數(shù)R=0.0000001134.參考答案：D相聯(lián)存儲器是不按地址訪問的存儲器，而是按所存數(shù)據(jù)字的全部內(nèi)容或部分內(nèi)容進(jìn)行查找，主要用于Cache中。35.參考答案：D用戶程序中使用訪管指令進(jìn)入操作系統(tǒng)管理程序，由CPU通過管理程序組織一個通道程序，并使用I/O指令啟動通道(此后CPU就可以并行運(yùn)行應(yīng)用程序了)。

2)通道并行執(zhí)行CPU為它組織的通道程序，完成指定的數(shù)據(jù)輸入輸出工作。

3)通道程序結(jié)束后向CPU發(fā)出中斷請求。CPU響應(yīng)這個中斷請求后，第二次調(diào)用管理程序?qū)χ袛嗾埱筮M(jìn)行處理。

綜上所述，本題選D。36.參考答案：B[解析]對于二地址指令，若兩個操作數(shù)都在寄存器中，稱為RR型指令；若一個操作數(shù)在寄存器中另一個操作數(shù)在存儲器中，稱為RS型指令；若兩個操作數(shù)都在存儲器中，則稱為SS型指令。(一般用R表示寄存器，S表示存儲器)RR型執(zhí)行速度最快，SS型執(zhí)行速度最慢，RS型執(zhí)行速度介于RR型和SS型之間。

緩沖存儲器(如Cache)，用來存放最近使用的數(shù)據(jù)，其內(nèi)容和調(diào)度都是由硬件或操作系統(tǒng)完成的，因此不能作為指令的地址碼?？刂拼鎯ζ鞑捎肦OM結(jié)構(gòu)，存放的是微程序，它對軟件開發(fā)人員是透明的，顯然不能作為指令的地址碼。CPU不能直接訪問外存，如果所需的數(shù)據(jù)存放在外存，則需要先調(diào)入主存，而指令中只能使用主存地址。37.參考答案：D[解析]在統(tǒng)一編址方式下，指令靠地址碼區(qū)分內(nèi)存和I/O設(shè)備，如果隨意在地址的任何地方，將給編程造成極大的混亂，故D錯誤。選項(xiàng)A、B、C的做法都是可取的。38.參考答案：C在CRT字符顯示器中，字符計(jì)數(shù)器反映了光柵掃描的水平方向．排計(jì)數(shù)器反映了光柵掃描的垂直方向，所以，當(dāng)字符計(jì)數(shù)器計(jì)數(shù)一個循環(huán)后，發(fā)出水平同步信號，而排計(jì)數(shù)器發(fā)出垂直同步信號，將這兩個方向的同步信號輸出到CRT的x和y偏轉(zhuǎn)線圈，便可達(dá)到按指定位置進(jìn)行顯示的要求。39.參考答案：B時(shí)鐘頻率為500MHz，即每秒可以執(zhí)行500M時(shí)鐘周期，而數(shù)據(jù)的傳送速率是32位/5個時(shí)鐘周期，即1秒內(nèi)有100M個數(shù)據(jù)傳送過程，每一次傳送32位(4B)，因此，總線系統(tǒng)的數(shù)據(jù)傳送速率是400MB/s。40.參考答案：D[解析]這是一個部分譯碼的片選信號，高8位地址中有2位(A14和A16)沒有參與譯碼，根據(jù)譯碼器電路，譯碼輸出的邏輯表達(dá)式應(yīng)為

故不屬于此譯碼空間的就是這幾位不合該邏輯表達(dá)式的，A選項(xiàng)為AB，即10101011，去掉14位和16位為101111；B選項(xiàng)為101111；C選項(xiàng)為111111；D選項(xiàng)為111110。由邏輯表達(dá)式可知A17與A18至少有一個為1，A19A15A13A12應(yīng)全為1，僅D無法滿足。41.參考答案：C早期的計(jì)算機(jī)是以運(yùn)算器為中心，近代的計(jì)算機(jī)是以存儲器為中心。42.參考答案：D視頻圖像每幀的數(shù)據(jù)量為6.4MB，10秒的視頻信息將顯示300幀，數(shù)據(jù)的存儲量為6.4MB×30×10=1920MB。43.參考答案：C[解析]寄存器在CPU內(nèi)部，速度最快。Cache采用高速的SRAM制作，而內(nèi)存常用DRAM制作，其速度較Cache慢。本題也可根據(jù)存儲器層次結(jié)構(gòu)的速度關(guān)系得出答案。44.參考答案：提示：進(jìn)位產(chǎn)生函數(shù)與進(jìn)位傳遞函數(shù)的表達(dá)式分別為：

Gi=XiYi

Pi=Xi⊕Yi

Gi的意義是：當(dāng)XiYi均為1時(shí)定會產(chǎn)生向高位的進(jìn)位。Pi的意義是：當(dāng)Xi和Yi中有一個為1時(shí)同時(shí)低位有進(jìn)位輸入，則本位也將向高位傳送進(jìn)位。即Ci的表達(dá)式可以寫為：

Ci=XiYi+()Ci-1=Gi+PiCi-1

依據(jù)上式，可以寫出各進(jìn)位的表達(dá)式分別為

C1=G1+P1C0；

(最低位)

C2=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P