第第15頁(yè)2023～2023學(xué)年第一學(xué)期期末考試試卷試卷編號(hào)： 課程編號(hào)：H61030007課程名稱(chēng)： 計(jì)算機(jī)組成原理 考試形式：閉卷適用班級(jí)：計(jì)算機(jī)2023級(jí)姓名： 學(xué)號(hào)： 班級(jí)：學(xué)院：信息工程 專(zhuān)業(yè)： 考試日期：題號(hào) 題分 20得分

二 三 20 20 40

五 六 七 八 九 十 100

累分人簽名考生留意事項(xiàng)：1、本試卷共52、考試完畢后，考生不得將試卷、答題紙和草稿紙帶出考場(chǎng)。一、名詞解釋題(520分)得分 評(píng)閱人1、RISC持操作系統(tǒng)和高級(jí)語(yǔ)言。2、程序的局部性原理CPU取指令和取數(shù)據(jù)的操作具有局局部布的傾向3、RAID廉價(jià)磁盤(pán)冗余陣列方案，是通過(guò)在多個(gè)硬盤(pán)上同時(shí)存取數(shù)據(jù)來(lái)大幅度提高磁盤(pán)系RAID模式中通過(guò)較為完備的相互校驗(yàn)/恢復(fù)的措施，甚和牢靠性。4、指令周期通過(guò)將CPU從內(nèi)存中取出一條指令并執(zhí)行這條指令的時(shí)間。二、選擇題(220分)得分 評(píng)閱人1、馮·諾依曼機(jī)工作的根本方式的特點(diǎn)是 B A 多指令流單數(shù)據(jù)流按地址訪問(wèn)并挨次執(zhí)行指令堆棧操作存貯器按內(nèi)容選擇地址2、8位定點(diǎn)字長(zhǎng)的字，承受2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是 A A.–128~+127 B.–127~ +127 C. –129~+128 D.-128~+128A 4MB B 2MB C 2M D 1M4、主存貯器和CPU之間增加cache的目的是 A A 解決CPU和主存之間的速度匹配問(wèn)題擴(kuò)大主存貯器容量擴(kuò)大CPU中通用存放器的數(shù)量既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用存放器的數(shù)量5、微程序把握器中，機(jī)器指令與微指令的關(guān)系是_B 。每一條機(jī)器指令由一條微指令來(lái)執(zhí)行每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行一條微指令由假設(shè)干條機(jī)器指令組成6、描述PCI總線中根本概念正確的句子是_A_B 。PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線PCI總線的根本傳輸機(jī)制是猝發(fā)式傳送PCI設(shè)備確定是主設(shè)備PCI總線位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是 D 。A 23 B 25 C 50 D 198、指令周期是指 C 。CPUCPU執(zhí)行一條指令的時(shí)間；CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；時(shí)鐘周期時(shí)間9、承受DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) C A.指令周期B.機(jī)器周期C.存儲(chǔ)周期 D.總線周期10、在CPU中跟蹤指令后繼地址的存放器是 B 。A主存地址存放器 B程序計(jì)數(shù)器 C指令存放器 D狀態(tài)條件存放器三、填空題(120分)得分 評(píng)閱人1、移碼表示法主要用于表示 浮點(diǎn)數(shù)_ 數(shù)的階碼E，以利于比較兩個(gè)指數(shù)的大小和 對(duì)階 操作。2、I/O系統(tǒng)與CPU交換數(shù)據(jù)的方式有：程序把握 、 中斷 、 DMA 通道方式。3、相聯(lián)存儲(chǔ)器不按地址而是按_內(nèi)容 訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放 址表 。4、形成指令地址的方式稱(chēng)為尋址方式，有 挨次尋址 和 址兩種。58位〔1位階符，用移碼表示，尾數(shù)為24位〔1位數(shù)符011111111，11111111111111111111111，真值為2127ⅹ(1-2-23) 〔十進(jìn)制表示對(duì)應(yīng)其確定值最小負(fù)數(shù)的機(jī)器數(shù)形式為1，00000000，011111111111111111111111，真值為-2-128ⅹ(2-1+2-23)〔十進(jìn)制表示。6、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 指令周期 ，它通常包含假設(shè)干個(gè) CPU周期 而后者又包含假設(shè)干個(gè)時(shí)鐘周期 7、CPU中，保存當(dāng)前正在執(zhí)行的指令的存放器為 IR ，保存當(dāng)前正在執(zhí)行的指令的地址的存放器為 AR 。、微型機(jī)的標(biāo)準(zhǔn)總線從16位的 ISA 總線，進(jìn)展到32位的EISA總線和VISA總線，又進(jìn)一步進(jìn)展到64位的 PCI 總線。四、綜合題(1040分)得分 評(píng)閱人11MB，Cache16KB1632位。(1)Cache解〔1〕假設(shè)Cache承受直接相聯(lián)映像：64個(gè)字節(jié)，字塊的位數(shù)為b=6〔1分〕Cache256個(gè)字塊，所以字塊地址位數(shù)c=8〔2分〕1M20。主存字塊標(biāo)記位數(shù)t=6〔2分〕〔2〕假設(shè)Cache承受四路組相聯(lián)映像，64個(gè)字節(jié)，字塊的位數(shù)為b=6〔1分〕Cache2564個(gè)字塊，所以組地址位數(shù)q=6〔2分〕1M20。主存字塊標(biāo)記位數(shù)t=8〔2分〕2、某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先挨次由高到低為A,B,C,D,E，現(xiàn)要求優(yōu)先挨次D,C,E,A,B，寫(xiě)出各中斷源的中斷屏蔽碼。解：設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源ABCDE

中斷屏蔽碼A B C D E1100001000111011111111001執(zhí)行一段程序時(shí)，cache3800次，主存完成存取的次數(shù)為50ns250nscache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。解：命中率H=N/〔N +N〕=3800/(3800 +200)=0.95〔2分〕e C m主存慢于cache的倍率：r=tm/tc=250ns/50ns=5〔2分〕訪問(wèn)效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%〔3分〕平均訪問(wèn)時(shí)間：