2022年重慶郵電大學計算機科學與技術(shù)專業(yè)《計算機組成原理》科目1、某存儲器容量為64KB,按字節(jié)編址，地址4000H~5FFFH為ROM區(qū)，其余為RAM區(qū)。若采用8K×4位的SRAM芯片進行設(shè)計，則需要該芯片的數(shù)量是()。2、下述說法中正確的是()。I.半導體RAM信息可讀可寫，且斷電后仍能保持記憶Ⅱ.動態(tài)RAM是易失性RAM,而靜態(tài)RAM中的存儲信息是不易失的Ⅲ.半導體RAM是易失性RAM,但只要電源不斷電，所存信息是不丟失的IV.半導體RAM是非易失性的RAM3、在C語言程序中，下列表達式中值為True的有()。Ⅲ.123456789-(int(double)123456789A.僅I、ⅡB.僅I、ⅢC.僅Ⅱ、ⅢD.I、Ⅱ、Ⅲ、4、假定有4個整數(shù)用8位補碼分別表示：rl=FEH,r2=F2H,r3=90H,r4=F8H,若將運算結(jié)果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是()。5、下列關(guān)于定點數(shù)原碼一位乘算法的描述正確的是()。I符號位不參加運算，根據(jù)數(shù)值位的乘法運算結(jié)果確定結(jié)果的符號位Ⅲ.假設(shè)兩個n位數(shù)進行原碼一位乘，部分積至少需要使用n位奇存器6、在下面描述的PCI總線的基本概念中，不正確的表述是()。A.PCI總線支持即插即用B.PCI總線可對傳輸信息進行奇偶校驗C.系統(tǒng)中允許有多條PCI總線D.PCI設(shè)備一定是主設(shè)備7、假設(shè)某存儲器總線采用同步通信方式，時鐘頻率為50MHz,每個總線事務以突發(fā)方式傳輸8個字，以支持塊長為8個字的Cache行讀和Cache行寫，每字4B.對于讀操作，方式順序是1個時鐘周期接收地址，3個時鐘周期等待存儲器讀數(shù)，8個時鐘周期用于傳輸8個字。請問若全部訪問都為讀操作，該存儲器的數(shù)據(jù)傳輸速率為()。8、下列部件中，CPU存取速度由慢到快的排列順序正確的是()。9、計算機()負責指令譯碼。A.算術(shù)邏輯單元B.控制單元(或者操作碼譯碼器)C.存儲器電路D.輸入/輸出譯碼電路10、流水線中有3類數(shù)據(jù)相關(guān)沖突：寫后讀相關(guān)、讀后寫相關(guān)、寫后寫相關(guān)。那么下列3組指令中存在讀后寫相關(guān)的是()。D.以上都不是11、對于字符顯示器，主機送給顯示器的應是顯示字符的()12、從一條指令的啟動到下一條指令啟動的時間間隔稱為()13、某計算機主存地址空間大小為256MB,按字節(jié)編址。虛擬地址空間大小為頁框號01014GB,采用頁式存儲管理，頁面大小為4KB,TLB(快表)采用全相聯(lián)映射，有4個頁表項，內(nèi)容見下圖14、某機器采用16位單字長指令，采用定長操作碼，地址碼為5位，現(xiàn)已定義60條地址指令，那么單地址指令最多有()條。15、假設(shè)某指令的一個操作數(shù)采用變址尋址方式，變址寄存器中的值為007CH,地址007CH中的內(nèi)容為0124H,指令中給出的形式地址為B000H,地址B000H中的內(nèi)容為C000H,則該操作數(shù)的有效地址為()。16、一位十進制數(shù)，用BCD碼表示需位二進制碼，用ASCⅡI碼表示需位二進制碼。17、總線仲裁部件通過采用策略或策略，選擇其中一個主設(shè)備作為總線的下次，接管總線控制權(quán)。19、多媒體CPU是帶有技術(shù)的處理器，它是一種多媒體擴展結(jié)構(gòu)技術(shù)，特別適合20、指令字長度有、三種形式。21、主存儲器的性能指標主要是、存儲周期和存儲器帶寬。22、不同機器有不同的,RISC指令系統(tǒng)是指令系統(tǒng)的改進。34、設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路(簡稱存儲基元)?欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。35、一個16K×16位的存儲器，有IK×4位的DRAM芯片，內(nèi)部結(jié)構(gòu)由64×64構(gòu)成，1)采用異步刷新方式，如果最大刷新間隔為2ms,則相鄰兩行之間的刷新間隔是多少?2)如果采用集中刷新方式，則存儲器刷新一遍最少用多少個存儲周期?設(shè)存儲器的存儲周期為0.5us,"死區(qū)"占多少時間?"死時間率"為多少(刷新周和y分別存放在寄存器A和B中。請回答下列問題(要求最終用十六進制表示二進制序列):1)寄存器A和B中的內(nèi)容分別是什么?2)若x和y相加后的結(jié)果存放在寄存器C中，則寄存器C中的內(nèi)容是什么?運算結(jié)果是否正確?此時，溢出標志(OF)、符號標志(SF)和ZF什么?加法器最高位的進位C。是什么?3)若x和y相減后的結(jié)果存放在寄存器D中，則寄存器D中的內(nèi)容是什么?運算結(jié)果是否正確?此時，溢出標志(OF)、符號標志(SF)和零標志(ZF)各是什么?加法器最高位的進位Cn是什么?4)若將加法器最高位的進位Cn作為進位標志(CF),則能否直接根據(jù)CF的值對兩個帶符號整數(shù)的大小進行比較?37、某程序中有如下循環(huán)代碼段p:"for(inti=0;i<N;i++)sum+=A[i];”。假設(shè)編譯時變量sum和i分別分配在寄存器R1和R2中。常量N在寄存器R6中，數(shù)組A的首地址在寄存器R3中。程序段P起始地址為08048100H,對應的匯編代碼和機器代碼見下表。123456執(zhí)行上述代碼的計算機M采用32位定長指令字，其中分支指令bne采用如下格1)M的存儲器編址單位是什么?2)已知sll指令實現(xiàn)左移功能，數(shù)組A中每個元素占多少位?3)表中bne指令的OFFSET字段的值是多少?已知bne指令采用相對尋址方式，當bne指令的轉(zhuǎn)移目標地址計算公式。(譯碼及取數(shù))、EXE(執(zhí)行)、MEM(訪存)、WB(寫回寄存器),且硬件不采取任何轉(zhuǎn)發(fā)措施，分支指令的執(zhí)行均引起3個時鐘周期的阻塞，則P中哪些指令的執(zhí)行會由于數(shù)據(jù)相關(guān)而發(fā)生流水線阻塞?哪條指令的執(zhí)行會發(fā)生控制冒險?為什么指令1的執(zhí)行不會因為與指令5的數(shù)據(jù)相關(guān)而發(fā)生阻塞?38、某計算機的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64B,數(shù)據(jù)Cache采用直接映射方式。現(xiàn)有兩個功能相同的程序A和B,其偽代碼如下所示程序A:程序B:假假定山inti,j,sum=0:intsumarray2(){sum+a[i][j];}按行優(yōu)先方式存放，其首地址為320(+進制)。請回答下列問題，要求說明理由1)若不考慮用于Cache一致性維護和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛槎嗌?2)數(shù)組元素a[0][31]和a[1][1]各自所在的主存塊對應的Cache行號分別是多少(Cache行號從0開始)?3)程序A和B的數(shù)據(jù)訪問命中率各是多少?哪個程序的執(zhí)行時間更短?39、某計算機字節(jié)長為16位，主存地址空間大小為128KB,按字編址。采用單字長指令格式，指令各字段定義如圖所示。0 OPMxR?MdRd源操作數(shù)目的操作數(shù)轉(zhuǎn)移指令采用相對尋址方式，相對偏移用補碼表示，尋址方式的定義見表尋址方式的定義尋址方式助記符含義寄存器直接操作數(shù)=(Rn)寄存器間接操作數(shù)=((Rn))+1→Rn相對轉(zhuǎn)移目標地址=(PC)+(Rn)回答下列問題：1)該指令系統(tǒng)最多可有多少指令?該計算機最多有多少個通用寄存器?存儲地址寄存器(MAR)和存儲器數(shù)據(jù)寄存器(MDR)至少各需要多少位?2)轉(zhuǎn)移指令的目標地址范圍是多少?3)若操作碼0010B表示加法操作(助記符為add),寄存器R4和R5的編號分別為100B和101B,R4的內(nèi)容為1234H,R5的內(nèi)容為5678H,地址1234H中的內(nèi)容為5678H,地址5678H中的內(nèi)容為1234H,則匯編語句“add(R4),(R5)+”(逗號前為源操作數(shù)，逗號后為目的操作數(shù))對應的機器碼是什么(用十六進制表示)?該指令執(zhí)行后，哪些寄存器和存儲單元中的內(nèi)容會改變?改變后的內(nèi)容是什17、優(yōu)先級公平主方18、控制器運算器20、單字長半字長雙字長21、存儲容量存取時間25、運算器存儲器控制器由物理元器件構(gòu)成的系統(tǒng)，計算機硬件是一個能夠執(zhí)行指令的設(shè)備。獲得總線控制權(quán)的設(shè)備衡量顯示器顯示清晰度的指標，以象素的個數(shù)為標志。cache不命中時的一種更新策略，寫操作時把對應的數(shù)據(jù)塊從主存調(diào)入cache。設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單(2)程序中斷方式：一般適用于隨機出現(xiàn)的服務，且一旦提出要求應立即進行，節(jié)省了CPU的時間，但硬件結(jié)構(gòu)相對復雜一些(3)直接內(nèi)存訪問(DMA)方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時間的限34、解析：存儲基元總數(shù)=64K×8位=512K位=219位。思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為2a×b=219;b=219-a?？偤?19+1=20;總和=18+2=20;總和=17+4=21;總和=16+8=24;由上可看出，片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)、片位數(shù)均按2的冪變化。通過證明也是能得出結(jié)論的，我們要最小化a+b=a+219-4。在1≤a≤18時，F(xiàn)是單調(diào)遞減函數(shù)，所以在這個區(qū)間最小值為F(18)=20,所以得出結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；地址線=18根，數(shù)據(jù)線=2根。35、解析：不論采用何種刷新方式，刷新都是從單個芯片的存儲容量著手。1)采用異步刷新方式，在2ms時間內(nèi)把芯片的64行刷新一遍，相鄰兩行之間的刷新間隔=2ms/64=31.25μs,可取的刷新間隔為31μs。2)如果采用集中刷新方式，則存儲器刷新一遍最少用64個存儲周期，因為存儲器率”=32μs/2000μs×100%=1.6所以，寄存器A和寄存器B中的內(nèi)容分別是BCH和BOH。2)①[x+y]m=[x]+[y]=10111100B+10110000B=(1)CH高位前面的一位1被丟棄，因此，寄存器C中的內(nèi)容為6CH。2②寄存器C中的內(nèi)容為6CH,對應的真值為+108,而x+y的正確結(jié)果應是-68+(-80)-148,故結(jié)果不正確。③溢出標志位(OF)可采用以下任意一條規(guī)則判斷得到。規(guī)則1:若兩個加數(shù)的符號位相同，但與結(jié)果的符號位相異，則溢出。規(guī)則2:若最高位上的進位和次高位上的進位不同，則溢出。通過這兩個規(guī)則都能判斷出結(jié)果溢出，即溢出標志位(OF)的內(nèi)容不是正確的結(jié)果。結(jié)果的第一位0為符號標志(SF),為結(jié)果不為0,所以零標志ZF=0。為1,說明寄存器C中表示結(jié)果為整數(shù)。因綜上，溢出標志(OF)為1,符號標志(SF)為0,零標志(ZF)為0。④加法器最高位向前的進位Cn為I。3)①[x-y]=[x]*+[-y]=10111100B+0101000001100B=OCH,最高位前面的一位1被丟棄，因此，寄存器D中的內(nèi)容為CH。②對應的真值為+12,結(jié)果正確。③兩個加數(shù)的符號位相異一定不會溢出，因此溢出標志(OF)為0,說明寄存器D中的內(nèi)容是真正的結(jié)果：結(jié)果的第一位0為符號標志(SF),表示結(jié)果為正數(shù)：因為結(jié)果不為0,所以零標志ZF=0。綜上，溢出標志(OF)為0,符號標志(SF)為0,零標志(ZF)為0。④加法器最高位向前的進位Ca為1。4)從2)和3)的例子就可得出，帶符號整數(shù)-68和-80時，C。為1,而帶符號數(shù)-68和80時，Cn一樣為1,所以若將加法器最高位的進位Ca作為進位標志(CF).無法直接根據(jù)CF的值判斷兩個帶符號整數(shù)的大小。37、解答：該題為計算機組成原理科目的綜合題型，涉及指令系統(tǒng)、存儲管理以及CPU三個部分內(nèi)容，考生應注意各章節(jié)內(nèi)容之間的聯(lián)系，才能更好的把握當前考試的趨勢。1)已知計算機M采用32位定長指令字，即一條指令占4B,觀察表中各指令的地址可知，每條指令的地址差為4個地址單位，即4個地址單位代表4B,一個地址單位就代表了1B,所以該計算機是按字節(jié)編址的。2)在二進制中某數(shù)左移兩位相當于以乘四，由該條件可知，數(shù)組間的數(shù)據(jù)間隔為4個地址單位，而計算機按字節(jié)編址，所以數(shù)組A中每個元素占4B。3)由表可知，bne指令的機器代碼為1446FFFAH,根據(jù)題目給出的指令格式，后2B的內(nèi)容為OFFSET字段，所以該指令的OFFSET字段為FFFAH,用補碼表示，值為-6.當系統(tǒng)執(zhí)行到bne指令時，PC自動加4,PC的內(nèi)容就為08048118H,而跳轉(zhuǎn)的目標是08048100H,兩者相差了18H,即24個單位的地址間隔，所以偏移址的一位即是真實跳轉(zhuǎn)地址的-24/(-6)=4位?？芍猙ne指令的轉(zhuǎn)移目標地址計算公4)由于數(shù)據(jù)相關(guān)而發(fā)生阻塞的指令為第2、3、4、6條，因為第2、3、4、6條指令都與各自前一條指令發(fā)生數(shù)據(jù)相關(guān)。第6條指令會發(fā)生控制冒險。當前循環(huán)的第五條指令與下次循環(huán)的第一條指令雖然有數(shù)據(jù)相關(guān)，但由于第6條指令后有3個時鐘周期的阻塞，因而消除了該數(shù)據(jù)相關(guān)。38、解析：1)Cache結(jié)構(gòu)如下。V此處的行即為塊(Block)。直接映射下，每塊的Cache結(jié)構(gòu)一般分為4個部…:表示用于Cache一致性維護和替換算法的控制位。TAG:地址轉(zhuǎn)換標記。如果不計算“…”部分，則Cache的大小由V、Tag和Data(數(shù)據(jù))3部分組成。在直接映射中，可以將地址分為如下3個部分：快索引塊內(nèi)本題中，總的尋址位數(shù)為28位(228=256M):塊內(nèi)位為6位(25-64),5~0位；塊索引為3位(23=8),8~6位。因此，Tag=28-6-3=19位，即27~9每行(塊)的大小=V+Tag+數(shù)據(jù)=1+19+64×8位。數(shù)據(jù)Cache有8行，總?cè)萘繛?1+19+64×8)×8/8=532B。2)由于數(shù)組在存儲器中按行優(yōu)先方式存放，因此每個數(shù)組元素占4B。數(shù)組a[0][31]在存儲器中的地址為320+31×4=444=000110111100Ba[l][1]在存儲器中的地址為320+(256+1)×4=1348=010101000100B按直接映射方式，地址分為3部分，塊索引在地址的8~6位，因此兩地址所對應的塊索引分別為6(110B)、5(101B)。3)數(shù)組a中每個數(shù)據(jù)只用了一次，如果程序沒有命中，則從主存中讀入一塊，大小64B,相當于16個整數(shù)。對于程序A,如果是按行連