SIP封裝及其散熱技術(shù)

主講人：楊邦朝教授一、SIP發(fā)展及其散熱問題二、存儲(chǔ)器封裝的發(fā)展趨勢(shì)及散熱問題三、CPU封裝的發(fā)展趨勢(shì)及散熱問題四、結(jié)論與展望一、SIP發(fā)展及其散熱問題

SOC與SIP？

SOC是以IC前端制造技術(shù)為基礎(chǔ)，而SIP則是以IC后段封裝制造技術(shù)為基礎(chǔ)。SOC又稱系統(tǒng)單芯片，具有功耗小、性能高及體積小等優(yōu)點(diǎn)，系統(tǒng)單芯片在集成不同功能芯片時(shí)，芯片制造上尚面臨著一些有待克服的課題，其技術(shù)發(fā)展目前尚不完全成熟，產(chǎn)業(yè)的投入風(fēng)險(xiǎn)較高，因此產(chǎn)生了SIP的概念。

SIP技術(shù)是目前IC封裝的發(fā)展的必然趨勢(shì)。SIP是指將具有全部或大部分電子功能，可能是一系統(tǒng)或子系統(tǒng)也可能是組件（Module），封裝在同一封裝體內(nèi)。在本質(zhì)上，系統(tǒng)級(jí)封裝不僅是單芯片或多芯片的封裝，同時(shí)可含有電容、電阻等無源器件，電子連接器、傳感器、天線、電池等各種元件，它強(qiáng)調(diào)功能的完整性，具有更高的應(yīng)用導(dǎo)向性。圖1SIP概念圖

目前，SIP的型式可說是千百萬化，就芯片的排列方式而言，SIP可能是2D平面或是利用3D堆疊,如圖2(a)；或是多芯片封裝（Multi-chipPackage；MCP）以有效縮減封裝面積，如圖2(b)；或是前述兩者的各種組合,如圖2(c)。圖2（a）3D堆疊封裝型態(tài)結(jié)構(gòu)的SIP，（b）多芯片封裝結(jié)構(gòu)的SIP（Amkor），（c）組合式封裝結(jié)構(gòu)的SIP（Amkor）(b)(c)更廣義的SIP更包含了內(nèi)埋置無源器件或有源器件的功能性基板結(jié)構(gòu)，以及包含光電器件集成為一體的設(shè)計(jì)等，如圖3所示。圖3含有功能性基板及光電器件的SIP結(jié)構(gòu)（ITRI）SIP結(jié)構(gòu)所產(chǎn)生的散熱問題大致有以下幾點(diǎn)：

芯片堆疊后發(fā)熱量將增加，但散熱面積并未相對(duì)增加，因此發(fā)熱密度大幅提高；多芯片封裝雖然仍保有原散熱面積，但由于熱源的相互接近，熱耦合增強(qiáng)，從而造成更為嚴(yán)重的熱問題；內(nèi)埋置基板中的無源器件也有一定的發(fā)熱問題，由于有機(jī)基板或陶瓷基板散熱不良，也會(huì)產(chǎn)生嚴(yán)重的熱問題；由于封裝體積縮小，組裝密度增加，使得散熱不易解決，因此需要更高效率的散熱設(shè)計(jì)。評(píng)估IC封裝熱傳導(dǎo)問題時(shí)，一般采用熱阻的概念。由芯片表面到環(huán)境的熱阻定義如下：熱阻大表示器件傳熱阻抗大，熱傳困難，因此較容易產(chǎn)生熱的問題，熱阻小表示器件傳熱較容易，因此散熱問題較小。除了幾個(gè)不同熱阻值的定義之外，還有熱傳特性參數(shù)等定義，了解不同熱阻的定義及用途，對(duì)于電子熱傳設(shè)計(jì)非常重要。不同熱阻組成的熱阻網(wǎng)絡(luò)，可分析器件熱傳特性。分析SIP封裝時(shí)，兩類重要的結(jié)構(gòu)特性分別是3D堆疊芯片封裝及多芯片封裝，對(duì)散熱都有顯著的影響，在傳熱分析上和單芯片封裝的概念是相同的，都可以用熱阻網(wǎng)絡(luò)來解析。3D芯片堆疊封裝或多芯片封裝則較為復(fù)雜。以散熱路徑來看，封裝中芯片產(chǎn)生的熱主要分成向上和向下兩部分，向上部分的熱會(huì)透過封裝上表面?zhèn)鬟f到環(huán)境空間，向下的熱則是透過PCB或陶瓷基板傳遞到環(huán)境空間。在自然對(duì)流條件下可假設(shè)封裝產(chǎn)生的熱大部分都往下傳，因此向上的熱阻路徑可以忽略。圖4（a）芯片堆疊結(jié)構(gòu)的熱傳路徑及熱阻網(wǎng)絡(luò)；（b）多芯片并列結(jié)構(gòu)的熱傳路徑及熱阻網(wǎng)絡(luò)對(duì)于3D芯片堆疊而言，熱源是以串聯(lián)方式增加，因此器件發(fā)熱密度相應(yīng)增加，如圖4（a）所示。而多芯片封裝則有不同的熱阻網(wǎng)絡(luò)架構(gòu)，并聯(lián)的熱源使發(fā)熱密度大幅度增加，如圖4（b）所示。分析結(jié)果顯示，對(duì)相同發(fā)熱量的芯片而言，堆疊芯片封裝中越下方的芯片溫度越低，而多芯片封裝中相同尺寸的芯片溫度會(huì)比較接近。Interposer圖5SIP封裝散熱設(shè)計(jì)例Underfill對(duì)于SIP封裝而言，若要從內(nèi)部傳出熱量，必須縮短傳熱路徑或減少路徑中的熱阻。這可通過由改變布局設(shè)計(jì)（Layout）或是封裝結(jié)構(gòu)實(shí)現(xiàn)，也可由增加材料熱傳性能來實(shí)現(xiàn)，另外則可由外加均熱片或散熱片來降低熱源的集中。以圖5的例子而言，當(dāng)環(huán)境對(duì)流明顯時(shí)，可把產(chǎn)生最熱的芯片放置在最外面的內(nèi)插板上來增加和空氣接觸的面積，或者通過提高內(nèi)插板的熱傳導(dǎo)系數(shù)，甚至使用較薄的內(nèi)插板和芯片，可以降低熱阻和增強(qiáng)封裝結(jié)構(gòu)熱的性能。此外也可使用散熱通道（ThermalVias）來降低芯片表面到空氣（JunctiontoAir）的熱阻。對(duì)于SIP熱傳而言，如果使用有機(jī)材質(zhì)的基板，則其熱傳導(dǎo)性很低，因此熱阻很大，基板的散熱設(shè)計(jì)就顯得相對(duì)重要，可通過增加銅箔層或是散熱通孔來增強(qiáng)效果。對(duì)于SIP的熱傳問題，目前的相關(guān)研究并不多，例如圖6是Amkor公司開發(fā)的利用兩個(gè)芯片SIP封裝技術(shù)的DC-DC變換器的結(jié)構(gòu)。在散熱設(shè)計(jì)上利用陷入陣列（LandGridArray；LGA）的封裝結(jié)構(gòu)，在熱通孔里鍍上銅（Cu）以加強(qiáng)基底的熱傳散熱效果，進(jìn)而得到較高的熱性能。

圖6amkor公司SIP封裝技術(shù)的DC-DC整流器的結(jié)構(gòu)剖面圖由圖7的ANYSY熱傳分析結(jié)果顯示，其較高溫度的地方出現(xiàn)在兩個(gè)芯片所在的地方，由于采用了合理的散熱設(shè)計(jì)，使得發(fā)熱問題得到很大的改善。圖7ANSYS模擬SIP結(jié)構(gòu)的DC-DC整流器的溫度分析圖8（a）及圖8（b）所示的分別是Toshiba公司同樣針對(duì)并列芯片和堆疊兩芯片的SIP結(jié)構(gòu)所做的熱分析結(jié)果。由圖中看出，其在自然對(duì)流空氣中，并列芯片的SIP溫度分布比堆疊的SIP有較顯著的均勻溫度分布；而堆疊的SIP其高溫溫度值較集中在芯片的附近，越遠(yuǎn)離芯片處則溫度較低。然而就芯片周圍的溫度分布強(qiáng)度來看，堆疊的SIP所造成的高溫強(qiáng)度相對(duì)強(qiáng)很多。(a)(b)圖8（a）并列芯片SIP的熱流模型（自然對(duì)流）；（b）堆疊SIP的熱流模型（自然對(duì)流）二、存儲(chǔ)器封裝的發(fā)展趨勢(shì)及散熱問題目前的DIMM封裝量產(chǎn)型式仍是以DIP、SOP/TSOP、QFP/TQFP等傳統(tǒng)封裝結(jié)構(gòu)為主。以往SDRAM及大多數(shù)DDRSDRAM均采用TSOPII封裝，但隨著DDRSDRAM的時(shí)鐘頻率的提高，且為滿足產(chǎn)品輕、薄、短、小與系統(tǒng)整合的需求，各種樣式的封裝結(jié)構(gòu)不斷推陳出新，逐漸開始采用了CSP標(biāo)準(zhǔn)的封裝，如μBGA、TinyBGA、WindowBGA、晶圓級(jí)封裝（WaferLevelChipScalePackage，WLCSP）和FBGA等，而為了增加組裝密度，各式的3D堆疊式封裝也漸漸受到重視。

從發(fā)熱量來看，閃存及SRAM的發(fā)熱量很小，散熱問題不大，但是在高速的DIMM模塊中，目前發(fā)熱量為0.5W/Package，隨著時(shí)間的推移，到了DDRII規(guī)格時(shí)的發(fā)熱量會(huì)高達(dá)1.0W/Package以上，熱傳導(dǎo)所造成的問題將逐漸被凸現(xiàn)出來。由于存儲(chǔ)器模塊體積有限，因此散熱設(shè)計(jì)相對(duì)較為困難，加上系統(tǒng)內(nèi)部風(fēng)流場常受其他裝置阻擋破壞，因此如何利用封裝自身結(jié)構(gòu)的特性來提高散熱能力，將直接決定存儲(chǔ)模塊性能的優(yōu)劣。目前新一代的存儲(chǔ)器封裝開始采用WindowBGA的形式，與一般TSOP封裝的體積相比足足小了約50%，因此在相同面積的SO-DIMMPCB板上，可多放置一倍的存儲(chǔ)器芯片數(shù)，進(jìn)而增加一倍的存儲(chǔ)容量，而WindowBGA在電性上也有相當(dāng)?shù)膬?yōu)勢(shì)。此外，如圖9所示其內(nèi)部接線也較短。圖9WindowBGA的封裝結(jié)構(gòu)與其熱傳路

WLCSP晶圓級(jí)芯片封裝方式的最大特點(diǎn)是能有效的縮小封裝體積，如圖10所示。WLCSP封裝除了電性優(yōu)異外，相較于FBGA與TSOP封裝，WLCSP少了介于芯片與環(huán)境的傳統(tǒng)密封塑料或陶瓷襯底，同時(shí)也少了介于芯片與PCB間的基板，因此IC芯片運(yùn)算時(shí)的熱量能更能有效的散逸，而不致增加封裝體的溫度，而此特點(diǎn)對(duì)于散熱問題幫助極大。圖10WLCSP的封裝結(jié)構(gòu)與其熱傳路WLCSP的熱阻值，不論是Rja、Rjb或Rjc，都較其它型式封裝體小，如圖11所示

Rja－芯片到環(huán)境熱阻Rjb－芯片到基板熱阻Rjc－芯片到殼熱阻圖11WLCSP與TSOC及FBGA的封裝熱阻比較一些存儲(chǔ)器封裝目前也開始朝芯片堆疊或是封裝堆疊的形式發(fā)展，并可有效的整合不同功能的芯片于同一封裝體中，從而大幅度減小了電子組裝的尺寸與體積，更能達(dá)到SIP的功能。此外，若由散熱錫球、散熱通孔及外露銅箔層的綜合散熱設(shè)計(jì)，則可使3D堆疊構(gòu)裝的散熱效能大幅度改善。圖12為其結(jié)構(gòu)示意圖。圖12以錫球形態(tài)接合的3D堆疊封裝3D堆疊封裝結(jié)構(gòu)的熱分析如圖13所示，分別為單層、雙層堆疊及三層堆疊的芯片構(gòu)裝與自然對(duì)流狀態(tài)下的熱流模擬，其發(fā)熱功率設(shè)定為1W/Package。(a)(b)(c)圖133D堆疊構(gòu)裝在自然對(duì)流狀態(tài)下，發(fā)熱功率1W/Package的溫度場分布，（a）單層芯片；（b）堆疊兩層芯片；（c）堆疊三層芯片由分析結(jié)果發(fā)現(xiàn)，堆疊式封裝體的芯片堆疊數(shù)越多，熱傳問題越嚴(yán)重。堆疊構(gòu)裝中下層的芯片可由錫球傳導(dǎo)將熱向下傳遞到基板，而上方芯片由于自然對(duì)流散熱效果較差，造成表面溫度也因此較高。三、CPU封裝的發(fā)展趨勢(shì)及散熱問題

由CPU封裝的發(fā)展角度來看散熱問題是最明顯的例子，以Intel的CPU為例，由早期8086的陶瓷DIP（Dual-in-LinePackages）封裝，到486及Pentium的PGA封裝。在功能整合的要求下，雙槽陶瓷PGA（Dual-CavityCeramicPGA）發(fā)展成為PentiumProCPU的設(shè)計(jì)核心，而Pentium2的OLGA卡式模組的設(shè)計(jì)雖然使得功能更為提高，但也加大了封裝的體積。隨著IC向高密度集成及高密度封裝的發(fā)展趨勢(shì)，目前所有的CPU都已不采用線焊形式的芯片連結(jié)方式以及陶瓷封裝形式，取而代之的是有機(jī)基板封裝及倒裝芯片形式的芯片連結(jié)方式。使得I/O腳數(shù)更多，電性功能更強(qiáng)，體積更小，成本也更低。2001年10月Intel披露其正在發(fā)展新一代的封裝技術(shù)—無焊內(nèi)建層技術(shù)封裝BBUL（BumplessBuild-UpLayer）來替代FC技術(shù)。（a）（b）圖15（a）BBUL封裝圖及其（b）剖面結(jié)構(gòu)圖BBUL技術(shù)的優(yōu)點(diǎn)：相對(duì)于目前的FC-BGA而言，BBUL技術(shù)并不需通過錫球焊點(diǎn)（SolderBump）的生成而直接嵌入BT基板中，與FC相較，由于3μm厚的銅墊取代了FC封裝中的90μmBump的高度，因此整體高度約可縮減至FC的一半；約0.9mm，而這也順理成章的縮短了傳統(tǒng)FC透過Underfill及SolderBump的傳熱路徑。此外，由于布線長度更短，因此可以直接在表面基層進(jìn)行布線處理。由于不采用Underfill也去除了Underfill內(nèi)部的空孔問題。對(duì)此技術(shù)評(píng)估認(rèn)為可以將CPU上的寄生電感降低至少30%，處理器的功耗也因此可降低至少25%。此外，另一優(yōu)點(diǎn)在于可內(nèi)置多個(gè)芯片在相同的BBUL封裝體中，例如將CPU與Chipser同時(shí)埋入相同的封裝體內(nèi)。在熱性能方面，BBUL結(jié)構(gòu)與傳統(tǒng)的FC-BGA差異不大，透過數(shù)值軟件的模擬比較，發(fā)現(xiàn)其在散熱上只較FC-BGA約差2.5%，主要是因?yàn)镕C-BGA擴(kuò)散熱的能力較BBUL的增層擴(kuò)散熱量好。BBUL技術(shù)的開發(fā)成功將可使現(xiàn)今的時(shí)鐘頻率提高數(shù)倍，按照Intel的估計(jì)，應(yīng)用BBUL封裝技術(shù)后在未來幾年內(nèi)將設(shè)計(jì)出操作頻率超過20GHz的CPU產(chǎn)品。從散熱角度分析，由于CPU的發(fā)熱密度大，因此在設(shè)計(jì)上散熱問題一直占有很重要的地位。從早期的陶瓷封裝到目前的FC-BGA封裝，散熱問題一直起著很重要的作用。在傳統(tǒng)FC-BGA封裝中，芯片上方結(jié)構(gòu)未加任何散熱裝置時(shí)，熱量的傳遞主要透過襯底及錫球焊點(diǎn)，占了約80—90%，如圖16（a）所示。然而，一旦附加輔助的散熱結(jié)構(gòu)后，如圖16（b），則整個(gè)散熱途徑不變，轉(zhuǎn)變成80—90%通過封裝上表面散逸出去。圖16（a）無附加散熱裝置的FlipChip散熱途徑架構(gòu)，（b）附加散熱裝置的FlipChip散熱途徑架構(gòu)由于CPU的高發(fā)熱量和封裝器件散熱途徑的改變，使得散熱設(shè)計(jì)的重心也隨之向封裝上邊的路徑轉(zhuǎn)移，并采用強(qiáng)制對(duì)流空冷的散熱模組設(shè)計(jì)，因此散熱的設(shè)計(jì)就集中在從芯片到外殼及外殼到環(huán)境兩個(gè)方面，如圖17所示。圖17芯片散熱途徑熱阻示意圖散熱解決策略

從芯片到外殼的封裝是散熱設(shè)計(jì)中的最重要的部分，但是由于受限于封裝結(jié)構(gòu)及尺寸，因此目前的散熱設(shè)計(jì)的重點(diǎn)是如何將芯片的發(fā)熱均勻化，