基于fpga的高速數(shù)字光纖傳輸系統(tǒng)

隨著數(shù)字技術(shù)的快速發(fā)展，傳統(tǒng)的模擬光傳輸技術(shù)無(wú)法滿(mǎn)足人們對(duì)傳輸質(zhì)量和傳輸能力的要求。傳統(tǒng)的視頻和聲信號(hào)采用電纜傳輸，傳輸干擾差。在傳輸和存儲(chǔ)過(guò)程中，它受到各種干擾和引入噪聲，并且累積多次噪聲。與傳統(tǒng)的電纜傳輸相比，光纖傳輸數(shù)字信號(hào)的損失非常小，傳輸距離長(zhǎng)，頻率帶寬，傳輸容量大，抗電磁干擾能力好等優(yōu)點(diǎn)。本文將現(xiàn)場(chǎng)模擬門(mén)矩陣（f）、數(shù)字技術(shù)和光纖通信技術(shù)相結(jié)合，研究了基于光纖通信的無(wú)壓縮四面數(shù)字視音頻傳輸系統(tǒng)。1信號(hào)轉(zhuǎn)換電路數(shù)字光纖傳輸系統(tǒng)是基于時(shí)分復(fù)用技術(shù),在一根光纖中實(shí)現(xiàn)四路視頻、四路音頻傳輸,其框圖如圖1所示.在發(fā)送端,發(fā)送機(jī)將攝像機(jī)采集到的模擬視頻信號(hào)經(jīng)過(guò)視頻放大、鉗位、濾波、模/數(shù)(A/D)轉(zhuǎn)換成數(shù)字信號(hào);同時(shí),將麥克風(fēng)采集到的音頻信號(hào)經(jīng)過(guò)放大、濾波、模/數(shù)轉(zhuǎn)換為數(shù)字信號(hào).在采樣時(shí)鐘的控制下,將數(shù)字視頻和音頻信號(hào)送入FPGA進(jìn)行時(shí)分復(fù)用,然后將復(fù)用的信號(hào)送入TLK1501并/串轉(zhuǎn)換芯片進(jìn)行并串轉(zhuǎn)換、串接后的信號(hào)經(jīng)光收發(fā)器發(fā)送到光纖上.在接收端,光收發(fā)一體模塊將光纖中送來(lái)的光信號(hào)轉(zhuǎn)換成電信號(hào).即首先將電信號(hào)送到TLK1501串/并轉(zhuǎn)換芯片中進(jìn)行串并轉(zhuǎn)換;然后,將轉(zhuǎn)換的并行信號(hào)經(jīng)FPGA轉(zhuǎn)換成四路視頻、四路音頻;最后,把數(shù)字音、視頻信號(hào)進(jìn)行數(shù)/模(D/A)轉(zhuǎn)換.經(jīng)調(diào)整電路(包括音視頻放大,視頻濾波等)后,數(shù)字音、視頻信號(hào)又變成原來(lái)的模擬音、視頻信號(hào).2硬件設(shè)計(jì)2.1el5165帶圖2為視頻放大電路.主要目的是,在模/數(shù)轉(zhuǎn)換前放大輸入的模擬視頻信號(hào),使其電壓幅值滿(mǎn)足模/數(shù)轉(zhuǎn)換器的電壓輸入范圍,以提高模/數(shù)轉(zhuǎn)換精度.由于EL5166有1.4GHz的帶寬,6000V·ms-1的轉(zhuǎn)換頻率,以及在20MHz下70dB的第2諧波失真,故可用于高速視頻信號(hào)的放大.2.2低通濾波電路中國(guó)電視的相關(guān)標(biāo)準(zhǔn)規(guī)定,視頻信號(hào)的頻率范圍是0～6MHz.因此,采用低通濾波器(LPF),可使視頻頻帶范圍內(nèi)的信號(hào)順利通過(guò),抑制其他帶外高頻信號(hào)、干擾和噪聲信號(hào),避免抽樣后信號(hào)頻譜的混迭.電路選擇七階切比雪夫型低通濾波器,并且截止頻率設(shè)定為6MHz.圖3為低通濾波電路.2.3基于lm1880的視頻信號(hào)同步分離視頻信號(hào)中除了包含圖像信號(hào)之外,還包括了行同步信號(hào)、行消隱信號(hào)、場(chǎng)同步信號(hào)、場(chǎng)消隱信號(hào),以及槽脈沖信號(hào)、前均衡脈沖、后均衡脈沖等.因此,若要對(duì)視頻信號(hào)進(jìn)行采集,就必須準(zhǔn)確地把握各種信號(hào)間的邏輯關(guān)系.LM1881芯片是美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的針對(duì)電視信號(hào)的視頻同步分離芯片,它是行、場(chǎng)同步信號(hào)分離的專(zhuān)用集成電路,可以提取復(fù)合視頻的行同步、場(chǎng)同步時(shí)鐘信息.圖4為視頻信號(hào)的鉗位.2.4模型時(shí)分復(fù)用視頻信號(hào)的模/數(shù)轉(zhuǎn)換電路,如圖5所示.采用模/數(shù)轉(zhuǎn)換芯片ADC9280,把LM1881的色同步信號(hào)連接到ADC9280的CLAMP引腳,濾波輸出的信號(hào)輸入AIN引腳.ADC9280的8位并行輸出送入FPGA數(shù)字進(jìn)行時(shí)分復(fù)用處理.2.5模濾波器的電路視頻數(shù)/模轉(zhuǎn)換電路是視頻模/數(shù)轉(zhuǎn)換電路的反變換,可將8bit的數(shù)字視頻信號(hào)恢復(fù)為模擬視頻信號(hào).視頻信號(hào)的數(shù)/模轉(zhuǎn)換電路,如圖6所示.電路采用美國(guó)Analog公司的DA9708芯片作為視頻數(shù)/模轉(zhuǎn)換器,用+3V或+5V單電源供電,兩路電流輸出,轉(zhuǎn)換速率高達(dá)125MHz,建立時(shí)間不大于35ns,轉(zhuǎn)換精度為1/4LSB.在+5V電源供電的情況下,其功耗為175mW;而在+3V電源供電的情況下,其功耗為45mW,并且還具有省電工作模式.16腳REFLO接20腳ACOM,使用內(nèi)部參考電壓,電壓值為1.2V;REFLO接24腳AVDD,17腳REFIO輸入外部電壓.系統(tǒng)設(shè)計(jì)時(shí)使用內(nèi)部參考電壓,將17腳REFIO通過(guò)0.1μF電容接地;18腳FSADJ為輸出電流調(diào)節(jié)管腳,18腳接電阻RSET,通過(guò)改變外接電阻RSET的大小來(lái)改變輸出滿(mǎn)度電流IREF.2.6號(hào)的模/數(shù)轉(zhuǎn)換電路系統(tǒng)傳輸中的音頻信號(hào)也要進(jìn)行模/數(shù)轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換.音頻信號(hào)的模/數(shù)轉(zhuǎn)換采用的是CS5340芯片,它采用先進(jìn)的Delta-Sigma模數(shù)轉(zhuǎn)換結(jié)構(gòu),支持所有的音頻采樣頻率,24位的采樣精度,電源電壓為+5V時(shí),動(dòng)態(tài)范圍101dB.2.7數(shù)/模轉(zhuǎn)換電路視頻信號(hào)的數(shù)/模轉(zhuǎn)換采用的是CS4344,它支持多位數(shù)/模轉(zhuǎn)換,內(nèi)部還有用于音頻輸出信號(hào)的模擬濾波器.它包含有一個(gè)自動(dòng)速率調(diào)節(jié)器,可以通過(guò)檢測(cè)當(dāng)前采樣率和芯片時(shí)鐘頻率,在2～200KHz范圍內(nèi)自動(dòng)調(diào)節(jié)采樣率.2.8幀時(shí)隙傳輸FPGA是整個(gè)系統(tǒng)的核心控制部分.將經(jīng)過(guò)模/數(shù)處理的四路視頻數(shù)字信號(hào)和音頻信號(hào)復(fù)用為16bit并行數(shù)據(jù)信號(hào),系統(tǒng)的時(shí)鐘設(shè)置為42MHz;然后,對(duì)時(shí)鐘進(jìn)行3分頻,得到14MHz的分頻時(shí)鐘,對(duì)視頻、音頻信號(hào)進(jìn)行采集.在分頻時(shí)鐘的上升沿,將發(fā)送的四路數(shù)字視頻信號(hào)、數(shù)字音頻信號(hào)鎖存進(jìn)FPGA內(nèi)的視頻寄存器、音頻寄存器中.將42MHz時(shí)鐘先取反,在時(shí)鐘的第1個(gè)上升沿通過(guò)16bit的輸出口將視頻寄存器中的第1,2路信號(hào)輸出,在第2個(gè)時(shí)鐘上升沿將3,4路視頻信號(hào)輸出,在第3個(gè)時(shí)鐘上升沿將音頻寄存器中的信號(hào)輸出.如此過(guò)程循環(huán)進(jìn)行下去,就構(gòu)成視頻信號(hào)+視頻信號(hào)+音頻信號(hào)的一幀信號(hào).一幀信號(hào)中在第1個(gè)時(shí)鐘信號(hào)上升沿設(shè)置這個(gè)幀的同步信號(hào),使此信號(hào)為“1”,其他2個(gè)為“0”.圖7為FPGA仿真時(shí)序圖.其中:CLKIN是系統(tǒng)時(shí)鐘;RESET是復(fù)位信號(hào),高電平有效;CLKOUT3是3分頻時(shí)鐘,在CLK1時(shí)隙傳輸?shù)?,2路視頻信號(hào),在CLK2時(shí)隙傳輸?shù)?,4路視頻信號(hào),在CLK3時(shí)隙傳輸音頻信號(hào).在一幀信號(hào)的第1時(shí)隙將FLAG賦為“1”作為幀同步信號(hào),用來(lái)供接收端建立同步連接.為了能在光纖中有效的傳輸,選擇對(duì)傳輸信號(hào)進(jìn)行CIMT編碼,其編碼效率最高達(dá)83.3%.CIMT碼有數(shù)據(jù)幀、控制幀和填充幀3種幀形式,可以發(fā)送任意需要傳送的數(shù)據(jù)和控制信息.每一幀都以C-Field開(kāi)始,其后接著D-Field.其中:D-Field組成的數(shù)據(jù)位可以是16位或20位,控制位(C-Field)由4位數(shù)據(jù)碼組成,接收端可以此提取并鎖定數(shù)據(jù)的類(lèi)型與狀態(tài).填充幀是在發(fā)射端沒(méi)有數(shù)據(jù)信號(hào)時(shí)及發(fā)射端和接收端建立連接時(shí)產(chǎn)生.在3種幀的主瞬變點(diǎn)處是接收端恢復(fù)時(shí)鐘信號(hào)的參考點(diǎn),采用16位數(shù)據(jù).CIMT碼的編碼原理是:多個(gè)控制信號(hào)和16/20路并行數(shù)據(jù)信號(hào)在一個(gè)幀周期的上升沿到來(lái)時(shí)被鎖存,分別進(jìn)入控制邏輯、C-Field編碼器及D-Field編碼器進(jìn)行碼域和數(shù)據(jù)域編碼.其中:C-Field的4位碼碼形由標(biāo)志位控制狀態(tài)和當(dāng)前的標(biāo)志位的邏輯確定.該4位碼中包含一個(gè)主瞬變點(diǎn)(MasterTransition),用于接收端同步定時(shí)信息的提取.符號(hào)求和電路將經(jīng)編碼后的碼組進(jìn)行符號(hào)求和,計(jì)算其數(shù)字和或游程數(shù)字和RDS(RunningDigitalSum).具體的做法是:以+1和-1分別代表碼組中的1和0碼,然后相加求和.累加/翻轉(zhuǎn)電路根據(jù)前一幀的數(shù)字和來(lái)確定當(dāng)前合成幀的翻轉(zhuǎn)與否.若當(dāng)前幀的數(shù)字和與上一幀的數(shù)字和符號(hào)相同,則將當(dāng)前幀翻轉(zhuǎn);否則,其翻轉(zhuǎn)與否取決于對(duì)標(biāo)志位的控制設(shè)置狀態(tài).2.9并串轉(zhuǎn)換模塊系統(tǒng)主控核心FPGA對(duì)數(shù)字化的視頻、語(yǔ)音信號(hào)進(jìn)行時(shí)分復(fù)用后,將視頻語(yǔ)音混合信號(hào)送給并串轉(zhuǎn)換器.并串轉(zhuǎn)換模塊主要實(shí)現(xiàn)對(duì)并串轉(zhuǎn)換器的時(shí)序控制,使能控制和數(shù)據(jù)輸入控制.通過(guò)并串轉(zhuǎn)換模塊后,輸出的高速數(shù)字