集成電路原理第六章習(xí)題解答_第1頁
集成電路原理第六章習(xí)題解答_第2頁
集成電路原理第六章習(xí)題解答_第3頁
集成電路原理第六章習(xí)題解答_第4頁
集成電路原理第六章習(xí)題解答_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

2、畫出威爾遜電流鏡的電路圖、小信號等效電路，并求出其輸出電阻r0=?解：由Wilson電流鏡電路可得其小信號等效電路：第六章習(xí)題1、MOS型和雙極型模擬集成電路相比各有何特點？那么：此電路的輸出等效電阻

3、如以下圖所示運放，其中MOS管器件參數(shù)：K-n=25A/V2，K-p=10A/V2，n=p==0.04V-1，那么：〔１〕、根據(jù)圖中所示電路結(jié)構(gòu)判斷宜選Ｎ阱還是Ｐ阱工藝實現(xiàn)集成？簡述理由。〔２〕、假設(shè)VDD=5V，VSS=-5V，求運放的靜態(tài)功耗Pdiss和小信號電壓增益AV〔忽略輸出級產(chǎn)生的負(fù)載〕。解：〔1〕

應(yīng)采用P阱CMOS工藝。理由：由電路拓?fù)淇芍撾娐窞闊o緩沖二級放大器，差分放大器作輸入級，為消除輸入NMOS管的襯底偏置效應(yīng)導(dǎo)致的閾值電壓漂移，應(yīng)使其VBS=0。如將NMOS管做在p型襯底上，那么襯底必須接最低電位Vss，而NMOS差分對的共同源端電位至少比Vss高一個飽和壓降Vdsat7，必有VBS<0，顯然有襯偏效應(yīng)。因此應(yīng)考慮將NMOS差分對做在P阱中，利用阱的電位浮動技術(shù)，將其B、S短接，確保VBS=0?！?〕

運放的靜態(tài)功耗是指從VDD到VSS的直流通路所消耗的功率，此電路共有3條直流通路，即分別通過M6、M7、M8的電流通道，由條件得：I6=20AI7=I6(S7/S6)=206=120AI8=I6(S8/S6)=202=40A靜態(tài)功耗為Pdiss=(VDD-VSS)(20+120+40)=1800W=1.8mW此兩級放大器的增益應(yīng)為差分放大級和共源放大

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論