邏輯門電路2.1最簡單的與、或、非門電路2.2TTL與非門電路2.3CMOS門電路2.4邏輯門電路使用中的幾個實際問題本章小結(jié)思考題與習(xí)題

門電路(gatecircuit)是構(gòu)成數(shù)字電路的基本單元。所謂“門”就是一種條件開關(guān),在一定的條件下,它允許信號通過,條件不滿足時,信號無法通過。在數(shù)字電路中,實際使用的開關(guān)都是晶體二極管、三極管以及場效應(yīng)管之類的電子器件。這種器件具有可以區(qū)分的兩種工作狀態(tài),可以起到斷開和閉合的開關(guān)作用,而且門電路的輸出與輸入之間存在著一定的邏輯關(guān)系,這種邏輯關(guān)系又稱為邏輯門電路。

最基本的邏輯門電路有“與”門、“或”門和“非”門。在實際使用中,常用的是具有復(fù)合邏輯功能的門電路,如“與非”門、“或非”門、“與或非”門、“異或”門等電路。

邏輯門電路可以由分立元件構(gòu)成,但目前大量使用的是集成邏輯門電路,它按晶體管的導(dǎo)電類型分為雙極性(bipolar)和單極性兩類。雙極性邏輯門電路有晶體管邏輯門電路(簡稱TTL電路)、射極耦合邏輯門電路(簡稱ECL電路)、集成注入邏輯門電路(簡稱I2L電路)等;單極性邏輯門電路有金屬—氧化物—半導(dǎo)體互補(bǔ)對稱邏輯門電路(簡稱CMOS電路)等。

2.1最簡單的與、或、非門電路

最簡單的與、或、非門電路可由二極管和電阻或者三極管與電阻組成,二極管、三極管在電路中的作用類似于可控開關(guān)。在數(shù)字電路中,常用二極管、三極管的“導(dǎo)通”與“截止”來實現(xiàn)開關(guān)的兩種狀態(tài),即“閉合”與“斷開”。當(dāng)脈沖信號頻率很高時,開關(guān)狀態(tài)變化的速度非常快,每秒可達(dá)百萬次數(shù)量級,這就要求電子器件的導(dǎo)通與截止兩種狀態(tài)之間的轉(zhuǎn)換要在微秒甚至納秒數(shù)量級的時間內(nèi)完成。因此,在討論門電路之前,首先應(yīng)了解二極管、三極管的開關(guān)特性。

一個理想的開關(guān)元件應(yīng)具備三個主要特點:

①在接通狀態(tài)時,其接通電阻為零,流過開關(guān)的電流完全由外電路決定;

②在斷開狀態(tài)下,阻抗為無窮大,流過開關(guān)的電流為零;

③斷開和接通之間的轉(zhuǎn)換能在瞬間完成,即開關(guān)時間為零。盡管實際使用的半導(dǎo)體電子開關(guān)特性與理想開關(guān)有所差別,但是只要設(shè)置條件適當(dāng),就可以認(rèn)為在一定程度上接近理想開關(guān)。

2.1.1二極管的開關(guān)特性

由于二極管具有單向?qū)щ娦?即外加正向電壓時導(dǎo)通,外加反向電壓時截止,所以二極管相當(dāng)于是一個受外加電壓極性控制的開關(guān)。二極管的開關(guān)特性就是討論二極管的正向?qū)ê头聪蚪刂箖煞N不同狀態(tài)之間的轉(zhuǎn)換關(guān)系。

二極管實際就是一個PN結(jié),PN結(jié)電流的形成取決于內(nèi)部電荷的擴(kuò)散與漂移運(yùn)動,因此,流過二極管的電流不僅受外加電壓方向的控制,而且還會受到PN結(jié)內(nèi)部電荷運(yùn)動的影響。圖2.1.1二極管的開關(guān)特性

2.1.2三極管的開關(guān)特性

圖2.1.2三極管開關(guān)電路及波形圖

三極管的開關(guān)時間限制了三極管開關(guān)運(yùn)用的速度。開關(guān)時間越短,開關(guān)速度越高,因此要設(shè)法減小開關(guān)時間。由于三極管的開關(guān)時間與存儲電荷的“建立”和“消散”有關(guān),因此為了提高三極管的開關(guān)速度,一方面需要降低三極管的飽和深度,縮短存儲時間;另一方面,可以在電路中設(shè)計存儲電荷的消散回路,以加速存儲電荷的消散。

2.1.3簡單的與、或、非門電路

第一章已經(jīng)介紹過與、或、非運(yùn)算等基本邏輯運(yùn)算,而實現(xiàn)邏輯運(yùn)算的電子電路稱為門電路。下面介紹由二極管、三極管實現(xiàn)的簡單的與、或、非門電路。

1.與門電路

圖2.1.3(a)為由二極管實現(xiàn)的與門電路,圖2.1.3(b)為它的邏輯符號。A、B為輸入端,F為輸出端。電源電壓UCC=+5V,輸入信號的高電平為+5V,低電平為0V。為分析方便,設(shè)二極管是理想的。

當(dāng)輸入端A為低電平時,二極管VDA導(dǎo)通,此時無論輸入端B為低電平還是高電平輸出端F的電位被限制在0V(此時忽略了二極管的導(dǎo)通壓降)上,所以輸出端F為低電平。只有當(dāng)兩個輸入端A和B都是高電平時,二極管VDA、VDB均截止,輸出端F為+5V,即為高電平。圖2.1.3(a)所示電路的輸入與輸出電壓關(guān)系見表2.1.1,對應(yīng)的真值表見表2.1.2。由真值表可知圖2.1.3(a)電路確實能實現(xiàn)邏輯與運(yùn)算,其邏輯表達(dá)式為圖2.1.3二極管與門電路

2.或門電路

圖2.1.4(a)為由二極管實現(xiàn)的或門電路,圖2.1.4(b)為它的邏輯符號。圖2.1.4二極管或門電路

當(dāng)兩個輸入端A和B均為低電平時,二極管VDA、VDB均截止,輸出端F為低電平。如果兩個輸入端A和B中有一端是高電平,例如輸入端A為高電平,二極管VDA導(dǎo)通,輸出端F為+5V,即為高電平。圖2.1.4(a)所示電路的輸入與輸出電壓關(guān)系見表2.1.3,對應(yīng)的真值表見表2.1.4。由真值表可知圖2.1.4(a)電路確實能實現(xiàn)邏輯或運(yùn)算,其邏輯表達(dá)式為

3.非門電路

圖2.1.5(a)是由三極管構(gòu)成的反相器,也稱為非門電路。當(dāng)輸入電壓uI為低電平(0V)時,此時發(fā)射結(jié)和集電結(jié)均處于反向偏置,所以三極管V截止,輸出uO為高電平。當(dāng)輸入電壓uI為高電平(+5V)時,此時發(fā)射結(jié)和集電結(jié)均處于正向偏置,三極管V飽和,輸出uO為低電平。若分別用A和F表示該電路的輸入和輸出邏輯變量,把分析結(jié)果列入表2.1.5中,可知圖2.1.5(a)電路完成的是非邏輯運(yùn)算關(guān)系,其邏輯表達(dá)式為圖2.1.5三極管非門電路圖2.1.6DTL與非門電路

2.2TTL與非門電路

2.2.1TTL與非門的工作原理圖2.2.1TTL與非門電路1.TTL與非門的電路結(jié)構(gòu)與工作原理圖2.2.1是一種典型的TTL與非門的電路結(jié)構(gòu)圖,它由輸入級、中間放大級和輸出級三部分組成。輸入級由多發(fā)射極管V1和電阻R1組成,它的發(fā)射結(jié)、集電結(jié)分別與圖2.1.6中的二極管VD1~VD3和VD4的作用相同,可以實現(xiàn)與邏輯運(yùn)算。圖2.2.1TTL與非門電路

經(jīng)過上述分析可得圖2.2.1所示電路實現(xiàn)的與非邏輯關(guān)系,即

圖2.2.1所示的TTL與非門電路采用了多發(fā)射極管作為輸入級,它在電路中不僅可以實現(xiàn)與邏輯運(yùn)算,同時還具有電流放大作用,有利于提高電路的開關(guān)作用。圖2.2.2(a)、(b)和(c)分別為多發(fā)射極管的結(jié)構(gòu)示意圖、表示符號和等效電路。它可以看作三個發(fā)射極獨立、基極和集電極分別并聯(lián)在一起的三極管。圖2.2.2多發(fā)射極三極管

2.改進(jìn)電路

為了進(jìn)一步提高門電路的開關(guān)速度,在圖2.2.1的TTL與非門電路基礎(chǔ)上提出了改進(jìn)電路———有源泄放TTL與非門電路,如圖2.2.3所示。圖中用V6、R3和R6組成的有源電路代替圖2.2.1中的電阻R3,為V5的基極提供了一個有源泄放回路。圖2.2.3有源泄放TTL與非門電路

2.2.2TTL與非門的外特性

1.TTL與非門的電壓傳輸特性

TTL與非門的電壓傳輸特性是指與非門的輸出電壓與輸入電壓的關(guān)系,它表示輸入信號由低電平逐漸上升到高電平時輸出電平的相應(yīng)變化。圖2.2.4為TTL與非門電壓傳輸特性的測試電路,圖中輸入端A與可調(diào)直流電源E相連接,其余輸入端均接高電平。改變可調(diào)直流電源E的大小,用電壓表測出輸入電壓uI和輸出電壓uO的大小,就可得到圖2.2.5所示的電壓傳輸特性。圖2.2.4TTL與非門電壓傳輸特性的測試電路圖2.2.5TTL與非門的電壓傳輸特性

2.TTL與非門的輸入特性

圖2.2.6(a)為TTL與非門的輸入電路,在圖示參考方向下的輸入電流為

根據(jù)圖2.2.6(a)電路,可以畫出TTL與非門的輸入電流與輸入電壓之間的關(guān)系曲線———輸入特性曲線,如圖2.2.6(b)所示。圖2.2.6TTL與非門的輸入特性

3.TTL與非門的輸出特性

TTL與非門的輸出特性反映了輸出電壓隨輸出負(fù)載電流的變化情況。由于TTL與非門有高、低電平兩種輸出狀態(tài),所以它的輸出特性也分為高電平輸出特性和低電平輸出特性,下面分別討論。

1)高電平輸出特性

當(dāng)輸出為高電平UOH時,三極管V3、V4導(dǎo)通,V5截止,這時V3、V4組成的復(fù)合管工作在射極跟隨狀態(tài),電路的輸出電阻很低,在負(fù)載電流較小時,由負(fù)載電流變化引起輸出高電平UOH的變化很小。隨著負(fù)載電流的進(jìn)一步增加,V4的輸出電流也會隨之增大,使V4進(jìn)入飽和狀態(tài),這時V4將失去射極跟隨功能,因而輸出高電平UOOH便隨負(fù)載電流的增加而迅速減小。高電平輸出特性曲線如圖2.2.7(a)所示。由于受到功耗的限制,實際運(yùn)用時負(fù)載電流IOH應(yīng)限制在400μA以下。2.7TTL與非門的輸出特性

2)低電平輸出特性

當(dāng)輸出為低電平UOL時,三極管V4截止,V5飽和導(dǎo)通,此時C－E間的導(dǎo)通電阻很小(通常在10Ω以內(nèi)),所以輸出為低電平UOL會隨負(fù)載電流絕對值的增加而略有增加。低電平輸出特性曲線如圖2.2.7(b)所示。當(dāng)灌電流太大時,V5由飽和進(jìn)入放大區(qū),會使低電平UOL迅速增加,破壞低電平的輸出要求。

4.TTL與非門的輸入端負(fù)載特性

圖2.2.8(b)為輸入信號uI隨輸入負(fù)載電阻R變化的規(guī)律,也就是輸入端負(fù)載特性曲線。由圖2.2.8(a)可知圖2.2.8TTL與非門輸入端負(fù)載特性

2.2.3TTL與非門的主要參數(shù)

1.輸出高電平UOH

輸出高電平UOH是指有一個(或幾個)輸入端是低電平時與非門的輸出電平,這就是圖2.2.5上ab段的輸出電壓值,其典型值約為3.6V。通常廠家在產(chǎn)品手冊中給出在一定條件下輸出高電平的下限值UOHmin,其典型值為2.4V,產(chǎn)品規(guī)范值UOH≥2.4V。

2.輸出低電平UOL

輸出低電平UOL是指輸入全為高電平時與非門的輸出電平。對應(yīng)于圖2.2.5中cd段平坦部分的電壓值。通常廠家在產(chǎn)品手冊中給出在一定條件下輸出低電平的上限值UOLmax,其典型值為0.4V,產(chǎn)品規(guī)范值UOL≤0.4V。

3.開門電平UON和關(guān)門電平UOFF

在額定負(fù)載下(例如所帶負(fù)載門數(shù)N=8),使輸出電平達(dá)到輸出低電平的上限值UOLmax時的輸入電平為開門電平UON,它表示使與非門開通的最小輸入高電平。從圖2.2.5的電壓傳輸特性上可得開門電平UON約為1.4V。產(chǎn)品規(guī)范規(guī)定UON<2V。

關(guān)門電平UOFF是指輸出電平上升到輸出高電平的下限值UOHmin時的輸入電平,它表示使與非門關(guān)斷所需的最大輸入低電平。從圖2.2.5的電壓傳輸特性上可得關(guān)門電平UOFF約為1.35V。圖2.2.9噪聲容限的示意圖

5.輸入短路電流IIS

當(dāng)某一輸入端接地而其余輸入端懸空時,流過這個輸入端的電流稱為輸入短路電流IIS,如圖2.2.10所示。由圖可知圖2.2.10IIS的定義

6.高電平輸入電流IIH

高電平輸入電流IIH又稱為輸入漏電流或輸入交叉漏電流,它是指某一輸入端接高電平,而其它輸入端接地時的輸入電流。在與非門串聯(lián)的情況下,當(dāng)前級門輸出高電平時,后級門的IIH就是前級門的拉電流負(fù)載,如果IIH太大,會使前級門輸出高電平下降,所以必須把IIH限制在一定數(shù)值以下,一般IIH<50μA。

7.平均傳輸延遲時間tpd

平均傳輸延時時間tpd是用來表示電路開關(guān)速度的參數(shù),其定義如圖2.2.11所示。輸出電壓對輸入電壓有一定時間的延遲,從輸入波形上升沿中點到輸出波形下降沿中點之間的時間延遲稱為導(dǎo)通延遲時間td(on);從輸入波形下降沿中點到輸出波形上升沿中點之間的時間延遲稱為截止延遲時間td(off);而td(on)和td(off)的平均值稱為平均傳輸延時時間tpd,即圖2.2.11平均傳輸延遲時間的定義

8.扇入系數(shù)Ni與扇出系數(shù)NO

TTL與非門的扇入系數(shù)Ni是由輸入端的個數(shù)決定的,例如一個三輸入端的TTL與非門,其扇入系數(shù)Ni=3。

TTL與非門的扇出系數(shù)NO是由輸出端所帶同類與非門的個數(shù)決定的,圖2.2.12所示電路是TTL與非門帶幾個同類型與非門的簡化電路。圖2.2.12TTL與非門的帶負(fù)載能力

9.空載功耗

與非門的空載功耗是當(dāng)與非門負(fù)載開路時電源總電流ICC與電源電壓UCC的乘積。輸出為低電平時的功耗稱為空載導(dǎo)通功耗PON,輸出為高電平時的功耗稱為空載截止功耗POFF,一般PN要比POFF大?？蛰d功耗取二者的平均值。

表2.2.1列出了國產(chǎn)T000系列T060A型中速與非門的參數(shù)規(guī)范及測試條件。

2.2.4抗飽和TTL電路

抗飽和TTL電路是目前傳輸速度比較高的一種TTL電路,這種電路由于采用肖特基勢壘二極管SBD鉗位方法來達(dá)到抗飽和的效果,一般稱為SBD－TTL電路(簡稱STTL電路),其平均傳輸延時時間可減至2~4ns。

肖特基勢壘二極管是一種利用金屬和半導(dǎo)體相接觸在交界面形成勢壘的二極管。與普通二極管相比,一方面肖特基勢壘二極管SBD的導(dǎo)通閾值電壓較低,約為0.4~0.5V;另一方面肖特基勢壘二極管的導(dǎo)電機(jī)構(gòu)是多數(shù)載流子,因而電荷存儲效應(yīng)很小。

如果在三極管的基極和集電極之間并聯(lián)一個導(dǎo)通閾值較低的肖特基二極管,就可以限制三極管的飽和深度,如圖2.2.13(a)所示,通常我們把它們看成一個器件,其表示符號如圖2.2.13(b)所示。由于肖特基二極管的導(dǎo)通閾值電壓較低,當(dāng)三極管b、c之間加有正向偏置電壓時,肖特基二極管首先導(dǎo)通,將三極管b、c之間的電壓鉗位在0.4V左右,可以分流一部分流向基極的電流,從而有效防止三極管進(jìn)入深度飽和狀態(tài),提高電路的開關(guān)轉(zhuǎn)換速度。圖2.2.13肖特基三極管

在圖2.2.1TTL與非門電路中,V1、V2、V5會工作在深度飽和區(qū),管內(nèi)存儲效應(yīng)對電路開關(guān)速度的影響很大,可以對它們采用SBD鉗位,起到抗飽和的作用,其電路如圖2.2.14所示。雖然抗飽和TTL電路的工作速度比較高,但采用抗飽和三極管也會帶來一些缺點,如V5導(dǎo)通時,由于脫離深度飽和狀態(tài),會使輸出低電平升高,最大值可達(dá)0.5V左右。圖2.2.14肖特基TTL與非門電路

2.2.5集電極開路與非門和三態(tài)與非門

實際上并不是所有形式的與非門都能接成線與電路的,因為一般TTL與非門的輸出電阻都很小,只有幾歐姆或幾十歐姆,如果將它們的輸出端相連,當(dāng)一個門的輸出是高電平而另一個門的輸出是低電平時,就會形成一條自UCC到地的低阻通路,如圖2.2.15所示,就會有很大的負(fù)載電流流經(jīng)兩個門電路的輸出級,此時的電流會遠(yuǎn)大于與非門的正常工作電流,從而造成與非門的損壞。為了解決多個門電路輸出端可以相互連接在一起的問題,人們對TTL與非門電路進(jìn)行改進(jìn),形成了集電極開路與非門和三態(tài)與非門。圖2.2.15兩個普通TTL與非門輸出端相連

1.集電極開路與非門

圖2.2.16(a)是一種集電極開路與非門(OC門)的電路結(jié)構(gòu),它與一般TTL與非門的差別在于它的輸出級采用集電極開路的三極管結(jié)構(gòu),即去掉了由復(fù)合管(圖2.2.1中的V3、V4)組成的有源負(fù)載,它在工作時需要外接負(fù)載電阻和電源。當(dāng)n個OC門的輸出端相連時,一般可共用一個電阻Rc。只要選擇適當(dāng)?shù)耐饨与娮鑂c和電源電壓就可以保證輸出的高電平和低電平符合要求,而輸出三極管的負(fù)載電流又不會太大。圖2.2.16(b)是集電極開路與非門的邏輯符號。圖2.2.16集電極開路與非門電路及符號圖2.2.17OC門外接電阻Rc最大值的計算圖2.2.18OC門外接電阻Rc最小值的計算

由于這時所有負(fù)載門電流都會流入導(dǎo)通的那個OC門,流入OC門的電流較大,所以此時Rc不能選得太小,以確保流入OC門的電流不至于超過它的最大允許值。由此可得外接電阻Rc的最小值為

式中,IOL是OC門所允許的最大負(fù)載電流,IIL是負(fù)載門的低電平輸入電流,UOLmax為輸出低電平的上限值,m'為OC門驅(qū)動的負(fù)載門數(shù)。

綜上所述,可見Rc的值應(yīng)滿足:圖2.2.19例2.2.2電路圖

2.三態(tài)與非門

三態(tài)與非門(TSL門)是在普通門電路的基礎(chǔ)上增加了控制端和控制電路而構(gòu)成的。它的輸出除了具有一般與非門的兩種狀態(tài),即輸出電阻較小的高、低電平狀態(tài)外,還具有高輸出電阻的第三狀態(tài),稱為高阻態(tài),又稱為禁止態(tài)。

圖2.2.20(a)是一個簡單的TSL門電路,圖2.2.20(b)是其邏輯符號。其中EN為使能端,A、B為數(shù)據(jù)輸入端。圖2.2.20TSL門電路結(jié)構(gòu)和邏輯符號

TSL門常用作計算機(jī)系統(tǒng)中各部件的輸出級,這時多個TSL門輸出端共同連接在同一總線上,如圖2.2.21所示,當(dāng)某一部件的數(shù)據(jù)需要傳輸?shù)娇偩€上時,對應(yīng)的TSL門的使能端EN加以有效電平,而其它所有TSL門的EN端則施加相反的電平值,使之處于高阻態(tài)而與總線不產(chǎn)生電信號聯(lián)系。圖2.2.21三態(tài)門用于總線傳輸

2.3CMOS門電路

2.3.1NMOS邏輯門電路1.NMOS反相器NMOS反相器如圖2.3.1(a)所示,當(dāng)輸入信號uI為低電平時,V1截止,輸出電壓uO為高電平;當(dāng)輸入信號uI為高電平時,V1導(dǎo)通,輸出電壓uO為低電平,其數(shù)值為圖2.3.1NMOS反相器圖2.3.2NMOS與非門電路圖圖2.3.3NMOS或非門電路

2.3.2CMOS邏輯門電路

CMOS邏輯門電路是繼TTL門電路之后發(fā)展起來的又一種應(yīng)用廣泛的數(shù)字集成器件,由于CMOS不僅具有制造工藝簡單、集成度高和制作成本低的優(yōu)點,而且它的功耗低、抗干擾能力強(qiáng),使其逐漸成為數(shù)字集成電路器件的主流產(chǎn)品。目前大多數(shù)的PLD、存儲器等器件都采用CMOS制造工藝。下面我們在介紹CMOS反相器的基礎(chǔ)上,再介紹其它CMOS邏輯門。

1.CMOS反相器

1)電路結(jié)構(gòu)與工作原理

圖2.3.4所示電路為CMOS反相器電路結(jié)構(gòu)圖,它由一個NMOS管和一個PMOS管組成。兩個MOS管均為增強(qiáng)型的,其開啟電壓分別為UTN和|UTP|。為了保證電路正常工作,要求電源電壓UDD大于兩個管子開啟電壓的絕對值之和,即UDD>|UTP|+UTN。圖2.3.4CMOS反相器圖2.3.5CMOS反相器的電壓傳輸特性

3)工作速度由于CMOS反相器具有互補(bǔ)對稱性,所以它的開通時間和關(guān)閉時間是相等的。圖2.3.6是CMOS反相器帶電容負(fù)載的工作情況,當(dāng)輸入uI為低電平UIL=0時,V1導(dǎo)通,V2截止,電源+UDD通過V1向負(fù)載電容C充電。由于CMOS反相器中兩管的gm值均設(shè)計得較大,所以它們的導(dǎo)通電阻較小,故而充電回路的時間常數(shù)較小。當(dāng)輸入uI為高電平UIH=UDD時,V1截止,V2導(dǎo)通,負(fù)載電容C通過V2放電。CMOS反相器的平均傳輸延遲時間約為數(shù)十納秒。圖2.3.6CMOS反相器帶負(fù)載電容的工作情況

4)扇出能力

CMOS反相器在驅(qū)動同類邏輯門時,由于負(fù)載門仍然是MOS管,其輸入電阻很高,約為1015Ω,幾乎不從前一級取電流,也不會向前級灌入電流,所以在不考慮速度的情況下,其帶負(fù)載能力幾乎無限,但實際上MOS管存在著輸入電容,當(dāng)所帶負(fù)載門增多時,前級門的總負(fù)載電容也會按比例增大。過大的負(fù)載電容會增加CMOS反相器的平均傳輸時間,降低開關(guān)速度,因此CMOS反相器的扇出能力實際上受到了負(fù)載電容的限制。CMOS門電路的扇出系數(shù)一般大于50,即可以帶50個以上的同類門電路。

2.CMOS邏輯門電路

1)與非門電路圖2.3.7是兩輸入端CMOS與非門電路,它由兩個串聯(lián)的NMOS管和兩個并聯(lián)的PMOS管組成,且所有的MOS管均為增強(qiáng)型的。當(dāng)輸入端A、B均為高電平時,兩個串聯(lián)的NMOS管都導(dǎo)通,兩個并聯(lián)的PMOS管都截止,輸出為低電平;當(dāng)輸入端A、B中有一個為低電平時,會使與它相連的NMOS管截止,與它相連的PMOS管導(dǎo)通,輸出為高電平,所以電路具有與非邏輯關(guān)系,即

圖2.3.7CMOS與非門電路

2)或非門電路

圖2.3.8是兩輸入端CMOS或非門電路,它由兩個并聯(lián)的NMOS管和兩個串聯(lián)的PMOS管組成,且所有的MOS管均為增強(qiáng)型的。當(dāng)輸入端A、B均為低電平時,兩個并聯(lián)的NMOS管都截止,兩個串聯(lián)的PMOS管都導(dǎo)通,輸出為高電平;當(dāng)輸入端A、B中至少有一個為高電平時,會使與它相連的NMOS管導(dǎo)通,與它相連的PMOS管截止,輸出為低電平,所以電路具有或非邏輯關(guān)系,即圖2.3.8CMOS或非門電路

例2.3.1試寫出圖2.3.9所示CMOS電路的邏輯表達(dá)式。2.3.9例2.3.1CMOS電路圖

2.3.3CMOS傳輸門

CMOS傳輸門實際上就是一種可以傳輸模擬信號的模擬開關(guān),其電路和表示符號如圖2.3.10(a)、(b)所示。它由一個P溝道和一個N溝道增強(qiáng)型MOS管并聯(lián)而成,它們的源極相連作為輸入端,漏極相連作為輸出端,兩個柵極是一對控制端,分別與控制信號C和C相連,控制信號的高、低電平分別為+UDD和0。圖2.3.10CMOS傳輸門的電路和邏輯符號

2.4邏輯門電路使用中的幾個實際問題

2.4.1各種門電路之間的接口問題TTL和CMOS是目前應(yīng)用最廣泛的兩種數(shù)字集成電路,在實際的數(shù)字電路中根據(jù)需要常常有兩種器件并存的情況,從而出現(xiàn)了兩種門電路之間的接口問題。其主要問題是驅(qū)動門與負(fù)載門之間的高、低電平是否合乎標(biāo)準(zhǔn),驅(qū)動門是否有足夠的驅(qū)動電流,下面針對這些問題提出了一些解決方法。

1.用TTL門電路驅(qū)動CMOS門電路

當(dāng)用TTL門電路驅(qū)動CMOS門電路時,主要應(yīng)考慮的問題是TTL門電路的輸出高電平是否滿足CMOS門電路的輸入電平要求。一般TTL門電路是采用+5V直流電源供電的,如果CMOS門電路的電源也是+5V(即UDD=UCC)時,要求TTL門電路的輸出高電平UOH能夠大于CMOS門電路的輸入高電平UIH值,為此可以在TTL門電路的輸出端與電源之間接一上拉電阻R,如圖2.4.1所示。當(dāng)TTL與非門電路輸出高電平時,輸出級的負(fù)載管和驅(qū)動管同時截止,所以圖2.4.1UDD=UCC時TTL與CMOS之間的接口

由此可得

如果CMOS門電路的電源UDD>UCC,有可能使TTL門電路輸出端所承受的電壓超過耐壓極限,因而不能采用上述方法。解決這個問題的方法有兩種,一種方法是用輸出端耐壓較高的OC門代替TTL門電路,或增加一級OC接口門,如圖2.4.2(a)所示。一般OC門的輸出端三極管耐壓比較高,可達(dá)30V以上。另一種方法是采用專用的CMOS電平移動器(如40109),它用兩種直流電源供電,可以接收TTL電平(對應(yīng)于UCC),輸出CMOS電平(對應(yīng)于UDD),如圖2.4.2(b)所示。圖2.4.2UDD>UCC時TTL與CMOS之間的接口

2.用CMOS門電路驅(qū)動TTL門電路

當(dāng)用CMOS門電路驅(qū)動TTL門電路時,需要考慮的問題是如何提高CMOS門電路在輸出低電平時吸收負(fù)載電流的能力。其解決方法有如下幾種:

一是在CMOS門電路的輸出端增加一級CMOS驅(qū)動器,如圖2.4.3所示。圖2.4.3用CMOS驅(qū)動器實現(xiàn)CMOS與TTL之間的接口

例如選用CC4010同相驅(qū)動器,當(dāng)UDD=5V時,它的最大負(fù)載電流IOL≥3.2mA,可以直接驅(qū)動兩個TTL門電路。二是可以使用漏極開路的CMOS驅(qū)動器,如CC40107。當(dāng)UDD=5V時,它的最大負(fù)載電流IOL≥16mA,能同時驅(qū)動10個T1000系列的TTL門電路。三是,如果沒有合適的驅(qū)動器,還可以采用三極管組成的反相器作為接口電路,實現(xiàn)電流擴(kuò)展,如圖2.4.4所示。只要合理選取反相器的電路參數(shù),使反相器低電平輸出電流IOL>nIIL(TTL)。圖2.4.4用三極管反相器實現(xiàn)CMOS與TTL之間的接口

2.4.2多余輸入端的處理措施

集成邏輯門電路在使用時,經(jīng)常會遇到有不使用的剩余輸入端情況,一般不讓多余的輸入端懸空,以避免干擾信號引入。對多余輸入端的處理是以不影響電路正常的邏輯關(guān)系及穩(wěn)定可靠為原則的。例如,對于TTL與非門,一般可將多余的輸入端通過上拉電阻接電源正端,也可以將它們與信號輸入端并連在一起。對于CMOS電路,多余輸入端可根據(jù)需要使之接地(如或非門),也可以直接接+UDD(如與非門)。

2.4.3集成邏輯門器件的選擇

在實際應(yīng)用中,一般是根據(jù)數(shù)字邏輯電路設(shè)計要求來選用合適的邏輯器件。隨著半導(dǎo)體技術(shù)的迅速發(fā)展,使得小規(guī)模芯片的價格比較低,這樣器件的選擇主要由器件的技術(shù)參數(shù)、市場貨源等因素決定。表2.4.1列出了常用TTL和CMOS系列的技術(shù)參數(shù)。

本章小結(jié)

TLL電路是數(shù)字集成電路的主流電路之一,本章以TTL與非門電路為例,討論了其電路結(jié)構(gòu)、工作原理、外特性及主要參