ISP器件設(shè)計與應(yīng)用ISP器件設(shè)計與應(yīng)用ISP器件設(shè)計與應(yīng)用一、實驗?zāi)康牧私獠⒄莆詹捎每删幊踢壿嬈骷崿F(xiàn)數(shù)字電路與系統(tǒng)的方法；學(xué)習(xí)并掌握采用Xilinx_ISE軟件開發(fā)可編程器件的過程；學(xué)習(xí)使用verilogHDL描述數(shù)字邏輯電路與系統(tǒng)的方法;掌握分層次、分模塊的電路設(shè)計方法，熟悉使用可編程器件實現(xiàn)數(shù)字系統(tǒng)的一般步驟。書籍能培養(yǎng)我們的道德情操，給我們巨大的精神力量，鼓舞我們前進ISP器件設(shè)計與應(yīng)用ISP器件設(shè)計與應(yīng)用ISP器件設(shè)計與應(yīng)用1一、實驗?zāi)康牧私獠⒄莆詹捎每删幊踢壿嬈骷崿F(xiàn)數(shù)字電路與系統(tǒng)的方法；學(xué)習(xí)并掌握采用Xilinx_ISE軟件開發(fā)可編程器件的過程；學(xué)習(xí)使用verilogHDL描述數(shù)字邏輯電路與系統(tǒng)的方法;掌握分層次、分模塊的電路設(shè)計方法，熟悉使用可編程器件實現(xiàn)數(shù)字系統(tǒng)的一般步驟。一、實驗?zāi)康牧私獠⒄莆詹捎每删幊踢壿嬈骷崿F(xiàn)數(shù)字電路與系統(tǒng)的二、實驗原理——傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標人工給出真值表人工化簡卡諾圖得到最簡表達式人工使用LSI電路實現(xiàn)系統(tǒng)調(diào)試和驗證二、實驗原理——傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標人工給出真值表二、實驗原理——現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標設(shè)計輸入編譯、功能級仿真邏輯綜合時序仿真系統(tǒng)調(diào)試與驗證entitylab1isport(a,b,c:instd_logic;y:outstd_logic);endlab1;

architecturertloflab1isbeginy<=aor(candb);endrtl;配置文件加載后，用示波器、邏輯分析儀、軟件程序觀察設(shè)計仿真轉(zhuǎn)換(Translate)映射(Map)布局和布線(PAR)設(shè)計下載FPGA設(shè)計實現(xiàn)CLBCLBCLBCLB創(chuàng)建約束二、實驗原理——現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標設(shè)計輸入編譯、可用資源4個七段數(shù)碼管（AN3-AN0）（不含8421譯碼）；8個LED指示燈（LD7-LD0）；4個按鍵開關(guān)（BTN3-BTN0）；8個滑動開關(guān)(SW7-SW0)；1個PS/2接口；1個8位VGA顯示接口；4個6針PMOD用戶擴展接口;可配置晶振（25，50，100MHz）;USB2.0接口。二、實驗原理——BASYS2實驗板可用資源二、實驗原理——BASYS2實驗板二、實驗原理——BASYS2實驗板二、實驗原理——BASYS2實驗板二、實驗原理——BASYS2各IO管腳定義發(fā)光二極管時鐘撥碼開關(guān)按鍵數(shù)碼管LD0M5MCLKB8SW0P11BTN0G12AN0F12LD1M11RCCLKC8SW1L3BTN1C11AN1J12LD2P7CCLKN12SW2K3BTN2M4AN2M13LD3P6UCLKM6SW3B4BTN3A7AN3K14LD4N5SW4G3CAL14LD5N4SW5F3CBH12LD6P4SW6E2CCN14LD7G1SW7N3CDN11CEP12CFL13CGM12DPN13二、實驗原理——BASYS2各IO管腳定義發(fā)光二極管時鐘撥源文件窗口處理子窗口腳本子窗口工作區(qū)子窗口二、實驗原理——ISE集成開發(fā)環(huán)境主界面源文件窗口處理子窗口腳本子窗口工作區(qū)子窗口二、實驗原理——1.新建工程

（1）開啟ISE13.4軟件:開始程序XilinxISEDesignSuite13.4ISEDesignToolsProjectNavigator,或直接雙擊桌面上的快捷圖標，會出現(xiàn)ISE13.4的畫面.三、設(shè)計舉例---流水燈1.新建工程三、設(shè)計舉例---流水燈流水燈---新建工程項目名項目路徑頂層模塊類型（2）在ISE13.4軟件環(huán)境下,開啟一個新的工程:FileNewProject.流水燈---新建工程項目名項目路徑頂層模塊類型（2）在IS流水燈---新建工程（3）單擊next,下一個畫面就是設(shè)定硬件FPGA的參數(shù)----請參照實驗板芯片系列進行選擇流水燈---新建工程（3）單擊next,下一個畫面就是設(shè)定硬流水燈---新建工程（4）點擊next.此時出現(xiàn)此項目所有設(shè)定的信息，若需重新設(shè)定,則可back.若無誤,則按finish流水燈---新建工程（4）點擊next.此時出現(xiàn)此項目所有流水燈---創(chuàng)建新的Verilog源文件（1）此時出現(xiàn)一個項目的架構(gòu),可以允許使用者開始進行項目的設(shè)計.（2）創(chuàng)建新的設(shè)計文件:ProjectNewSource;選擇VerilogModule,并設(shè)定文件名稱為led流水燈---創(chuàng)建新的Verilog源文件（1）此時出現(xiàn)一個項流水燈---創(chuàng)建新的Verilog源文件（3）點擊next,出現(xiàn)NewSourceWizard,設(shè)定此設(shè)計的輸出輸入信號.

clk:input(時鐘輸入信號).reset:input(當Reset=‘1’時,清除內(nèi)部計數(shù)器)led_out:Output(輸出信號),勾上Bus，MSB=3,LSB=0.流水燈---創(chuàng)建新的Verilog源文件（3）點擊next,流水燈---創(chuàng)建新的Verilog源文件（4）按next,再按finish;此時項目加入此模塊之后,在Sourcees的窗口中會出現(xiàn)led.v的編輯窗口。（5）在ProjectNavigator右邊的工作區(qū)可以看到led.v的文件內(nèi)容,此時可以修改或改變設(shè)計內(nèi)容,在修改完成之后,利用FileSave來儲存文件.（6）在撰寫led.v內(nèi)容之時,對一些模塊不熟悉的話可以參考ISE所附的LanguageTemplate。在本實驗中我們?nèi)缧枰私庥嫈?shù)器模塊，點擊軟件界面上方的語言模板的快捷鍵，然后選擇“VerilogSynthesisConstructsCodingExamplesCounters”，然后選擇所需的計數(shù)器類型以做參考。流水燈---創(chuàng)建新的Verilog源文件（4）按next,再流水燈---創(chuàng)建新的Verilog源文件led.v代碼：流水燈---創(chuàng)建新的Verilog源文件led.v代碼：流水燈---編譯檢錯并查看電路（1）代碼寫完之后，進行句法檢查。點開Synthesize-xst，雙擊CheckSyntax。如果語法沒錯，是綠色的打勾，否則會有紅色的錯誤提示。流水燈---編譯檢錯并查看電路（1）代碼寫完之后，進行句法檢流水燈---編譯檢錯并查看電路（2）雙擊Synthesize–xst進行綜合,確認設(shè)計的正確與否。還可以查看設(shè)計RTL電路。點開綜合選項，雙擊ViewRTLSchematic，并選擇Startwithaschematicofthetop-levelblock選項流水燈---編譯檢錯并查看電路（2）雙擊Synthesize流水燈---編譯檢錯并查看電路（3）點擊OK，出現(xiàn)設(shè)計的整個電路模塊圖（4）直接雙擊電路頂層，查看內(nèi)部電路模塊流水燈---編譯檢錯并查看電路（3）點擊OK，出現(xiàn)設(shè)計的整個流水燈---編譯檢錯并查看電路（5）如果需要查看設(shè)計內(nèi)部具體有哪些實際資源組成，則可以點開綜合選項，雙擊“viewtechnologyschematic”流水燈---編譯檢錯并查看電路（5）如果需要查看設(shè)計內(nèi)部具體流水燈---編譯檢錯并查看電路（6）點擊OK，出現(xiàn)設(shè)計頂層（7）直接雙擊頂層電路，則可以看到設(shè)計的內(nèi)部電路是由哪些資源組成的。流水燈---編譯檢錯并查看電路（6）點擊OK，出現(xiàn)設(shè)計頂層（流水燈---編譯檢錯并查看電路（8）在Processes的窗口中,直接以鼠標雙擊GenerateProgrammingFile的選項.此時ISE會自動執(zhí)行并產(chǎn)生可以下載的.bit類型文件,此步驟是最直接驗證設(shè)計工作的正確性與否.---也可以等待仿真驗證后再執(zhí)行。（9）若在每一個步驟后都出現(xiàn)綠色的打勾,代表程序成功跑完而沒有錯誤和警告。若有黃色的警告，一般可以忽略。若有一個程序都出現(xiàn)紅色打叉[X]的符號,代表有錯誤,可以依顯示結(jié)果來偵錯.---也可以等待仿真驗證后再執(zhí)行。流水燈---編譯檢錯并查看電路（8）在Processes的窗流水燈---設(shè)計仿真

當檢查輸入源程序句法沒有錯誤后，一般在設(shè)計綜合之前,可以做行為仿真，以驗證代碼的行為功能是否正確，利用測試模板(Testbench)來驗證設(shè)計的正確性。

在這里請注意一下，為了加快仿真進程，仿真時將counter的低4位傳給led_out以提高頻率，更快地看到輸出仿真結(jié)果。這時，將代碼led.v的第37行使能，第38行不使能，然后保存。流水燈---設(shè)計仿真 當檢查輸入源程序句法沒有錯誤后，一般在流水燈---設(shè)計仿真 (1)點擊ledHDL文件,創(chuàng)建一個新的測試平臺源文件:ProjectNewSource.在源文件向?qū)Ю?點擊VerilogTestFixture作為源文件類型,輸入文件名稱為test.流水燈---設(shè)計仿真 (1)點擊ledHDL文件,創(chuàng)建一流水燈---設(shè)計仿真(2)一直點擊next,直到點擊finish,自動生成test.v的測試模板,在此基礎(chǔ)上編輯輸入激勵：時鐘周期設(shè)定為10ns，復(fù)位信號為高持續(xù)500ns后，再將復(fù)位信號置低。`timescale1ns/1ps//////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:12:25:2706/21/2011//DesignName:led//ModuleName:E:/Training/training_demo/Verilog/lab1_4bitsLEDs/test.v//ProjectName:lab1_4bitsLEDs//TargetDevice://Toolversions://Description:////VerilogTestFixturecreatedbyISEformodule:led////Dependencies:////Revision://Revision0.01-FileCreated//AdditionalComments://////////////////////////////////////////////////////////////////////////////////流水燈---設(shè)計仿真(2)一直點擊next,直到點擊fin流水燈---設(shè)計仿真moduletest; //Inputs regclk; regreset; //Outputs wire[3:0]led_out;parameterPERIOD=10;

//InstantiatetheUnitUnderTest(UUT) leduut( .clk(clk), .reset(reset), .led_out(led_out) );

alwaysbegin clk=1'b0; #(PERIOD/2)clk=1'b1; #(PERIOD/2); end initialbegin //InitializeInputs clk=1'b0; reset=1; //Wait500nsforglobalresettofinish #500; reset=0;

//Addstimulushere end

endmodule流水燈---設(shè)計仿真moduletest;流水燈---設(shè)計仿真(3)保存test.v。選擇sourcesforSimulation雙擊BehavioralCheckSyntax流水燈---設(shè)計仿真(3)保存test.v。選擇sourc流水燈---設(shè)計仿真(4)雙擊SimulateBehavioralModel,ISE仿真器打開并開始仿真,將圖形界面縮小到合適的界面，其仿真結(jié)果如圖所示:由圖所示，可見Isim仿真器自動運行到1us處停止運行，并按照測試文件規(guī)定的時間方式開始運行。led_out在每個時鐘上升沿到來時加1，結(jié)果是正確的。流水燈---設(shè)計仿真(4)雙擊SimulateBehav流水燈---設(shè)計仿真(5) 我們也可以查看設(shè)計的內(nèi)部信號。添加內(nèi)部信號的步驟是:在Isim的InstancesandProcesses窗口中點選test,右鍵選Expland,然后點擊UUT，再按右鍵選Addtowavewindow，在object窗口則會出現(xiàn)全部信號：可添加對模塊內(nèi)部信號如counter[26:0]的觀察。流水燈---設(shè)計仿真(5) 我們也可以查看設(shè)計的內(nèi)部信號。流水燈---設(shè)計仿真

（6）拖動counter到仿真波形里，點擊restart按鈕,再點擊runall按鈕，運行一段時間后點擊暫停，就可以看到內(nèi)部信號仿真圖。為了查看方便，將二進制數(shù)改為10進制無符號數(shù)的形式，選擇counter信號，點擊右鍵選擇radix擴展欄中的UnsignedDecimal，由圖可知counter信號是在正確計數(shù)的。流水燈---設(shè)計仿真（6）拖動counter到仿真波形里流水燈---設(shè)計仿真（8）關(guān)閉Isim仿真器并保存。（7）為控制Isim仿真器運行時間，可在Isimconsole中鍵入run1us等運行控制命令，或直接利用Isimsimulationbreak來控制Isim仿真器運行時間如圖。流水燈---設(shè)計仿真（8）關(guān)閉Isim仿真器并保存。（7）流水燈---創(chuàng)建約束

約束主要包括全局時序約束（周期約束）和管腳約束，可以使用圖形化界面設(shè)置和直接編輯UCF文件兩種方式。一般初學(xué)者可以采用圖形化界面設(shè)置的方式，比較直觀，軟件自動生成相關(guān)的約束而不需要手動編輯；如果是有一定經(jīng)驗的設(shè)計人員，對約束語法比較熟悉，且會涉與到一些高級約束時，則可以考慮使用直接編輯UCF文件的方式或者兩種方法相結(jié)合。流水燈---創(chuàng)建約束約束主要包括全局時序約束（周期約流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（1）選中Implmentation,點擊頂層文件led(led.v)，按Yes,打開Process窗口，找到UserConstraints，雙擊CreatTiminngConstraints流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（1）選中Im流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（2）在彈出的ConstraintType窗口中選擇ClockDomains流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（2）在彈出的C流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（3）雙擊clk;打開進入時鐘設(shè)定界面，設(shè)置相應(yīng)參數(shù)，因為開發(fā)板提供的系統(tǒng)時鐘為50MHz，所以設(shè)置時鐘的周期為20ns，上升沿有效，占空比設(shè)為50%（4）點擊Create并點擊OK，保存后再關(guān)閉TimingConstraints界面。---完成了系統(tǒng)時鐘周期約束流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（3）雙擊clk流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（5）開始管腳約束：回到Process窗口選擇UserConstraints中的I/OPinPlanning（PlanAhead）-Post-Synthesis，雙擊打開PlanAhead界面（本過程需要一定時間，視計算機配置要1分鐘左右）。（如果沒有.ucf文件，軟件會提示是否需要自動創(chuàng)建ucf文件，點擊Yes）流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（5）開始管腳約流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（6）在打開的PlanAhead中對管腳進行設(shè)定，我們先找到I/OPorts窗口中的clk端口流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（6）在打開的P流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（7）鼠標點在Site，在下拉窗口中選擇B8（管腳位置參考BASYS2使用手冊與表4.2.1）。I/OStd默認是LVCMOS25，驅(qū)動強度DriveStrength默認是12mA，翻轉(zhuǎn)速率SlewType默認是Slow，因時鐘變化速度比較快將SlewType屬性其改為FAST。流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（7）鼠標點在S流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（8）其他端口也是類似操作，最終的端口設(shè)定如下圖所示。選擇reset為撥碼開關(guān)SW0；其管腳位置為P11;選擇LED0~LED3為LD0~LD3；其管腳位置分別為M5，M11，P6，P7注：如果更換了開發(fā)板，管腳約束會發(fā)生變化。這時代碼可以不用修改，直接在PlanAhead圖形化界面中對site做重新定義，具體參考實際板子的管腳分配說明。流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（8）其他端口也流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（9）保存并退出PlanAhead。（10）回到ISE界面，點選Sourcees窗口內(nèi)的led.ucf,點擊processess窗口里的userconstraints，雙擊editconstraints（txt），可以看到之前所做的約束都自動保存在UCF文件中。流水燈---創(chuàng)建約束---圖形化界面設(shè)置方式（9）保存并退出流水燈---創(chuàng)建約束---直接編輯UCF文件方式（2）一直點擊next，最后按finish（3）選擇sourceforImplementation選項（1）選擇ProjectNewSource.設(shè)定輸入的文件格式為ImplementationConstraintsFile,文件名稱為led(自動儲存為led.UCF)流水燈---創(chuàng)建約束---直接編輯UCF文件方式（2）一直點流水燈---創(chuàng)建約束---直接編輯UCF文件方式（4）點選Sourcees窗口內(nèi)的led.ucf,點擊processess窗口里的userconstraints，雙擊editconstraints（txt），直接在編輯窗口輸入所需的約束后保存文件。其中,“LOC”代表管腳定義，相關(guān)管腳定義請參考使用手冊；“IOSTANDARD”代表電平標準，默認是LVCMOS25；“SLEW”代表信號的翻轉(zhuǎn)速率，有fast和slow之分，默認是slow，時鐘信號clk變化比較快可設(shè)定為fast。NET"clk"LOC=B8;NET"led_out[0]"LOC=M5;NET"led_out[1]"LOC=M11;NET"led_out[2]"LOC=P7;NET"led_out[3]"LOC=P6;NET"reset"LOC=P11;NET"clk"IOSTANDARD=LVCMOS33;NET"led_out[0]"IOSTANDARD=LVCMOS33;NET"led_out[1]"IOSTANDARD=LVCMOS33;NET"led_out[2]"IOSTANDARD=LVCMOS33;NET"led_out[3]"IOSTANDARD=LVCMOS33;NET"reset"IOSTANDARD=LVCMOS33;NET"clk"SLEW=FAST;流水燈---創(chuàng)建約束---直接編輯UCF文件方式（4）點選S流水燈---執(zhí)行設(shè)計并生成下載的bit

約束創(chuàng)建完成之后，可執(zhí)行設(shè)計并生成下載的bit文件。注意：在執(zhí)行設(shè)計并生成下載的bit文件之前，需將之前我們仿真時修改的代碼給還原，將代碼led.v的第37行不使能，第38行使能，然后保存。---修改了led.v文件后，須重新綜合，再執(zhí)行設(shè)計！

執(zhí)行設(shè)計并生成下載的bit文件，可直接雙擊GenerateProgrammingFile,確認設(shè)計無誤（即確認所有步驟后均出現(xiàn)綠色的打勾,表示無錯或至少沒有步驟出現(xiàn)紅色打叉[X]的符號,表示沒有不可容忍的錯誤）。流水燈---執(zhí)行設(shè)計并生成下載的bit約束創(chuàng)建完成之流水燈---下載設(shè)計到實驗板(1)確認執(zhí)行設(shè)計無誤并成功生成bit文件后,就可以將led.bit寫入到FPGA內(nèi)部,此時連接板子的USB下載線，并打開電源。點開“ConfigureTargetDevice-ManageConfigurationProject（Impact）”流水燈---下載設(shè)計到實驗板(1)確認執(zhí)行設(shè)計無誤并成功生流水燈---下載設(shè)計到實驗板(2)雙擊打開iMPACT軟件（3）雙擊“BoundaryScan”，右邊變成空白，此時點擊右鍵選擇“InitializeChain”流水燈---下載設(shè)計到實驗板(2)雙擊打開iMPACT軟件流水燈---下載設(shè)計到實驗板(4)此時掃描到兩個器件，一個是FPGA器件xc3s250e，一個是prom器件xcf02s.(5)點擊“Yes”,配置文件，尋找到工程的led.bit文件流水燈---下載設(shè)計到實驗板(4)此時掃描到兩個器件，一個流水燈---下載設(shè)計到實驗板(6)點擊“Open”，彈出是否需要配置SPI或BPIPROM，不需要點擊No流水燈---下載設(shè)計到實驗板(6)點擊“Open”，彈出是流水燈---下載設(shè)計到實驗板(7)接著在彈出窗口點擊“Bypass”，并點擊OK,然后選擇fpga器件，點擊右鍵選擇“Program”流水燈---下載設(shè)計到實驗板(7)接著在彈出窗口點擊“By流水燈---下載設(shè)計到實驗板