8.1組合邏輯電路的分析與設(shè)計8.1.1組合邏輯電路的分析8.1.2組合邏輯電路的設(shè)計

8.2常用中規(guī)模組合邏輯電路

8.2.1編碼器

8.2.2譯碼器

8.2.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器

8.2.4數(shù)值比較器小結(jié)本模塊主要內(nèi)容8.1組合邏輯電路的分析與設(shè)計組合邏輯電路：輸出僅由輸入決定，與電路的原狀態(tài)無關(guān)。單輸出組合邏輯電路：只有一個輸出量。多輸出組合邏輯電路：含有一個以上的輸出量。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出8.1.1組合邏輯電路的分析已知邏輯電路確定邏輯功能邏輯圖1分析步驟：邏輯表達(dá)式最簡表達(dá)式2輸入到輸出逐級寫出3化簡真值表電路的邏輯功能4確定例1：組合電路如圖，試分析其邏輯功能AB..AB.A..ABB.AB&&&&S思考&CS=AABBAB...S=AABBAB...C=AB=AB寫邏輯表達(dá)式1S=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..C=AB=AB還原律化簡2S=AB+AB=AB列真值表3ABS001100111001C0001輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。若把A、B看成是兩個二進(jìn)制數(shù)，則S是二者之和，C是進(jìn)位。該電路只能進(jìn)行本位加數(shù)、被加數(shù)的加法運(yùn)算而不考慮低位進(jìn)位，因而稱為半加器。

確定邏輯功能4半加器邏輯圖及邏輯符號&=1..ABSCCOABSC

8.1.2組合邏輯電路的設(shè)計根據(jù)邏輯功能要求確定邏輯電路電路功能描述1分析步驟：真值表邏輯表達(dá)式或卡諾圖23化簡最簡表達(dá)式邏輯變換4

邏輯電路圖5確定例2：在舉重比賽中，有一名主裁判和兩名副裁判。當(dāng)兩名以上裁判（必須包括主裁判在內(nèi)）認(rèn)為運(yùn)動員上舉杠鈴合格，按動電鈕，裁決合格信號燈才亮。試用與非門設(shè)計該電路。分析解：設(shè)主裁判為變量A，副裁判分別為B和C；按下電鈕為1，不按為0。表示成功與否的燈為Y，合格為1，否則為0。根據(jù)邏輯要求列真值表1由真值表寫出邏輯表達(dá)式2Y=AB+AC111卡諾圖化簡3畫邏輯電路圖54邏輯變換例3：設(shè)計一個能比較兩個一位數(shù)字大小的邏輯電路。解：設(shè)兩個一位數(shù)分別為A,B.當(dāng)A>B時，Y1=1,當(dāng)A=B時，Y2=1,當(dāng)A<B時，Y3=1列真值表1寫邏輯表達(dá)式2畫邏輯電路圖3解：設(shè)Ai、Bi：被加數(shù)與加數(shù)，Ci-1：相鄰低位來的進(jìn)位，Si：本位的和，Ci：本位的進(jìn)位。例4：試設(shè)計一位全加器——即能同時進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號的加法運(yùn)算電路。000111

01001110

1

0101001010011100110111000AiBiCiSiCi1根據(jù)邏輯要求列真值表由真值表畫出卡諾圖并寫出邏輯表達(dá)式2化簡3化簡3邏輯變換44邏輯變換本位的和：本位的進(jìn)位：確定邏輯電路圖5AiBiCi-1SiCiCO

CI全加器的邏輯電路與邏輯符號

用與門和或門實現(xiàn)7.2.1編碼器8.2常用中規(guī)模組合邏輯電路編碼：用符號或數(shù)碼表示特定對象的過程。能夠?qū)崿F(xiàn)編碼功能的電路稱為編碼器。

（1）二進(jìn)制編碼器

將若干個特定含義的輸入信號編為二進(jìn)制代碼的電路，稱為二進(jìn)制編碼器。要表示N個信息所需的n位二進(jìn)制代碼應(yīng)滿足：

2n

N三位二進(jìn)制編碼器常見的編碼器有8線-3線（有8個信號輸入端，3個二進(jìn)制碼輸出端），16線—4線等。要求：編碼器在任意時刻只能有一個輸入端有效，即當(dāng)一個輸入信號為高電平時，其余輸入信號均為低電平。應(yīng)用：對輸入要求太苛刻，在實際中很少使用。真值表

97615123451011121314優(yōu)先編碼器74LS148符號優(yōu)先編碼器74LS148：八個輸入信號端，三個輸出端，一個S輸入使能端和二個用于擴(kuò)展功能的輸出端。YEX為擴(kuò)展輸出端，是控制標(biāo)志。為0表示是編碼輸出；為1表示不是編碼輸出。要求：它允許若干輸入信號同時有效，編碼器只對其中優(yōu)先級別最高的輸入信號進(jìn)行編碼。應(yīng)用：實際中廣泛應(yīng)用。74LS148輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效優(yōu)先編碼器74LS148功能表（2）二-十進(jìn)制編碼器指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路。編碼器高低電平信號二進(jìn)制代碼10個4位

列編碼表：四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表74LS147優(yōu)先編碼器74LS147符號74LS147：二-十進(jìn)制優(yōu)先編碼器。九個輸入端，四個輸出端，I9級別最高，I1級別最低。當(dāng)輸入均無效時，輸出此時為1111，此為I0編碼。應(yīng)用：實際中廣泛應(yīng)用輸入端輸出端只低電平有效I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110優(yōu)先編碼器74LS147的功能表8.2.2譯碼器譯碼：編碼的逆過程，即將每組二進(jìn)制輸入代碼所表示的特定意義翻譯出來。能實現(xiàn)譯碼功能的電路，稱為譯碼器。

（1）二進(jìn)制譯碼器譯碼器的輸入：一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號74LS138型譯碼器符號圖常見的二進(jìn)制譯碼器有：2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器。74LS138譯碼器為集成3線—8線譯碼器。

A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），S1、、為使能輸入端。當(dāng)S1＝1、

時，譯碼器處于工作狀態(tài)；反之，譯碼器處于禁止?fàn)顟B(tài)。74LS138的功能表輸出低電平有效輸入二進(jìn)制代碼（2）二-十進(jìn)制譯碼器將四位二進(jìn)制代碼翻譯成對應(yīng)的一位十進(jìn)制數(shù)字的電路，稱為二－十進(jìn)制譯碼器。

輸入：十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；

輸出：與十進(jìn)制數(shù)字相對應(yīng)的10個信號，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。74LS42型譯碼器符號圖74LS42的功能表輸出低電平有效輸入高電平有效（3）顯示譯碼器顯示譯碼器顯示器件二十進(jìn)制代碼

在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示譯碼器：專門用來驅(qū)動數(shù)碼顯示器件工作的譯碼器。a.顯示器件顯示器件：可顯示數(shù)字、文字或符號按顯示方式分，有字型重疊式、點陣式、分段式等常見的七段數(shù)字顯示器主要有半導(dǎo)體顯示器（LED）、液晶顯示器（LCD）等。LED顯示器的兩種結(jié)構(gòu)：共陰極接法abcdefg共陽極接法abcgdef+高電平發(fā)光低電平發(fā)光b.七段顯示譯碼器

DCBAagfedcb譯碼器二十進(jìn)制代碼(共陰極)001011101017個4位gdgfedcba七段譯碼器和數(shù)碼管的連接圖CC14547（CMOS電路）為4線-7段譯碼器／驅(qū)動器。A、B、C、D為輸入端BI為消隱控制端，為1時，譯碼器工作。Ya～Yg為輸出端，高電平有效。gfedcbaD

C

B

AYaYbYcYd

YeYfYg

000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119輸入輸出顯示數(shù)碼七段顯示譯碼器功能表c.譯碼器的應(yīng)用1.實現(xiàn)邏輯函數(shù)

譯碼器的每個輸出端分別與一個最小項相對應(yīng)，由二進(jìn)制譯碼器加上門電路即可實現(xiàn)任何組合邏輯函數(shù)。例5：試用譯碼器和門電路實現(xiàn)邏輯函數(shù)。解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，再轉(zhuǎn)換成與非—與非形式。

該函數(shù)有A、B、C三個變量，選用3線—8線譯碼器74LS138。

如圖用一片74LS138加一個與非門就可實現(xiàn)邏輯函數(shù)Y。

2.譯碼器的擴(kuò)展譯碼器的擴(kuò)展用兩塊74LS138可以擴(kuò)展為4線—16線譯碼器。當(dāng)A3=0時，低位片74LS138(1)工作，對輸入A3、A2、A1、A0進(jìn)行譯碼，還原出Y0～Y7，則高位片禁止工作；當(dāng)A3=1時，高位片74LS138(2)工作，還原出Y8～Y15，而低位片禁止工作。8.2.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器（1）數(shù)據(jù)選擇器數(shù)據(jù)選擇器是一種多輸入、單輸出的組合邏輯電路。它能在選擇控制信號作用下，從多個輸入信息中選擇一個信息送至輸出端進(jìn)行傳輸。也稱為多路選擇器或多路開關(guān)。A1A0數(shù)據(jù)選擇控制輸入端YD0D1D2D3S多路選擇器使能端四選一輸出端中規(guī)模集成數(shù)據(jù)選擇器按照數(shù)據(jù)輸入端可分為四選一、八選一、十六選一等形式。74LS151的符號圖74LS151為八選一數(shù)據(jù)選擇器D0~

D7是數(shù)據(jù)輸入端Y、Y是數(shù)據(jù)輸出端

ST是使能端A0~A2是地址信號輸入端74LS151功能表

輸入輸出STA0A2Y100000D3D2D1D0A20D40D50D60D7000101

000011100110101111Y1D3D2D1D0D4D5D6D7DD3D2D1D0D4D5D6D7

輸入低電平有效即輸出Y為地址輸入變量全體最小項的和。任何一個邏輯函數(shù)都可寫成最小項之和的形式，用數(shù)據(jù)選擇器可實現(xiàn)任何組合邏輯函數(shù)。根據(jù)74LS151功能表可得出其邏輯功能：若D0=D1=D2=……=D7=1

例6：試用74