第一章邏輯代數(shù)基礎(chǔ)一、數(shù)制和碼制1.數(shù)制：計(jì)數(shù)方法或計(jì)數(shù)體制（由基數(shù)和位權(quán)組成）種類基數(shù)位權(quán)應(yīng)用備注十進(jìn)制0910i日常二進(jìn)制0，12i數(shù)字電路2=21八進(jìn)制078i計(jì)算機(jī)程序8=23十六進(jìn)制09，AF16i計(jì)算機(jī)程序16=24

各種數(shù)制之間的相互轉(zhuǎn)換，特別是十進(jìn)制→二進(jìn)制的轉(zhuǎn)換，要求熟練掌握。2.碼制：常用的BCD碼有8421碼、2421碼、5421

碼、余3碼等，其中以8421碼使用最廣泛。1.十進(jìn)制數(shù)到N進(jìn)制數(shù)的轉(zhuǎn)換整數(shù)部分：除以N看余數(shù)小數(shù)部分：乘以N看向整數(shù)的進(jìn)位2.N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù):方法：按權(quán)展開3.基本邏輯和復(fù)合邏輯:(1)異或邏輯:特點(diǎn)：相同為0、相異為1邏輯函數(shù)表達(dá)式：P=A

B＝AB+AB(2)同或邏輯:特點(diǎn)：相同為1、相異為0邏輯函數(shù)表達(dá)式：P=A⊙B＝AB+AB異或邏輯與同或邏輯是互非關(guān)系：[練習(xí)]完成下列數(shù)制和碼制之間的相互轉(zhuǎn)換12816421512128641684232821324116841二、常用邏輯關(guān)系及運(yùn)算1.三種基本邏輯運(yùn)算：與、或、非2.四種復(fù)合邏輯運(yùn)算：與非、或非、與或非、異或三、邏輯代數(shù)的公式和定理

是推演、變換和化簡邏輯函數(shù)的依據(jù)，有些與普通代數(shù)相同，有些則完全不同，要認(rèn)真加以區(qū)別。這些定理中，摩根定理最為常用。真值表函數(shù)式邏輯符號學(xué)會計(jì)算函數(shù)的反函數(shù)和對偶式4.如何列出邏輯函數(shù)表達(dá)式：（1）最小項(xiàng)推導(dǎo)法——最小項(xiàng)表達(dá)式使輸出為1的輸入組合寫成乘積項(xiàng)的形式，其中取值為1的輸入用原變量表示，取值為0的輸入用反變量表示，然后把這些乘積項(xiàng)加起來。（2）最大項(xiàng)推導(dǎo)法——最大項(xiàng)表達(dá)式把使輸出為0的輸入組合寫成和項(xiàng)的形式，其中取值為0的輸入用原變量表示，取值為1的輸入用反變量表示，然后把這些和項(xiàng)乘起來。

（5）（5’）分配律：邏輯代數(shù)的基本公式1.關(guān)于常量與變量關(guān)系公式

（1）（1’）（2）（2’）2.若干定律（3）（3’）交換律：（4）（4’）結(jié)合律：（6）（6’）互補(bǔ)律：（7）（7’）重疊律：反演律：（8）（8’）德?摩根定律：積之反等于反之和；和之反對于反之積。長變短，加變乘，乘變加。四、邏輯函數(shù)的化簡法

化簡的目的是為了獲得最簡邏輯函數(shù)式，從而使邏輯電路簡單、成本低、可靠性高?；喌姆椒ㄖ饕泄交喎ê蛨D形化簡法兩種。1.公式化簡法：可化簡任何復(fù)雜的邏輯函數(shù)，但要求能熟練和靈活運(yùn)用邏輯代數(shù)的各種公式和定理，并要求具有一定的運(yùn)算技巧和經(jīng)驗(yàn)。2.圖形化簡法：簡單、直觀，不易出錯(cuò)，有一定的步驟和方法可循。但是，當(dāng)函數(shù)的變量個(gè)數(shù)多于六個(gè)時(shí)，就失去了優(yōu)點(diǎn)，沒有實(shí)用價(jià)值。[練習(xí)]

用公式法將下列函數(shù)化簡為最簡與或式。五、邏輯函數(shù)常用的表示方法：真值表、卡諾圖、函數(shù)式、邏輯圖和波形圖。

它們各有特點(diǎn)，但本質(zhì)相同，可以相互轉(zhuǎn)換。尤其是由真值表→邏輯圖和邏輯圖→真值表，

在邏輯電路的分析和設(shè)計(jì)中經(jīng)常用到，必須熟練掌握。第三章

組合邏輯電路一、組合邏輯電路的特點(diǎn)

組合邏輯電路是由各種門電路組成的沒有記憶功能的電路。它的特點(diǎn)是任一時(shí)刻的輸出信號只取決于該時(shí)刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯表達(dá)式化簡真值表說明功能二、組合邏輯電路的分析方法三、組合邏輯電路的設(shè)計(jì)方法

邏輯抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖[練習(xí)]寫出圖中所示電路的邏輯表達(dá)式，說明其功能ABY≥1≥1≥1≥1[解]1.逐級寫出輸出邏輯表達(dá)式2.化簡3.列真值表0001101110014.功能

輸入信號相同時(shí)輸出為1，否則為0—同或。四、常用中規(guī)模集成組合邏輯電路1.加法器：實(shí)現(xiàn)兩組多位二進(jìn)制數(shù)相加的電路。根據(jù)進(jìn)位方式不同，可分為串行進(jìn)位加法器和超前進(jìn)位加法器。2.數(shù)值比較器：比較兩組多位二進(jìn)制數(shù)大小的電路。集成芯片：74LS183（TTL）、C661（CMOS）—

雙全加器兩片雙全加器（如74LS183）四位串行進(jìn)位加法器74283、74LS283（TTL）CC4008（CMOS）—

四位二進(jìn)制超前進(jìn)位加法器集成芯片：7485、74L85（TTL）CC14585、C663（CMOS）—

四位數(shù)值比較器3.編碼器：將輸入的電平信號編成二進(jìn)制代碼的電路。主要包括二進(jìn)制編碼器、二–十進(jìn)制編碼器和優(yōu)先編碼器等。4.譯碼器：將輸入的二進(jìn)制代碼譯成相應(yīng)的電平信號。主要包括二進(jìn)制譯碼器、二–十進(jìn)制譯碼器和顯示譯碼器等。集成芯片：74148、74LS148、74LS348（TTL）—

8線–3線優(yōu)先編碼器74147、74LS147（TTL）—

10線–4線優(yōu)先編碼器集成芯片：74LS138（TTL）—

3線–8線譯碼器（二進(jìn)制譯碼器）7442、74LS42（TTL）—

4線–10線譯碼器74247、74LS247（TTL）—

共陽極顯示譯碼器7448、74248、7449、74249等（TTL）—

共陰極顯示譯碼器5.數(shù)據(jù)選擇器：在地址碼的控制下，在同一時(shí)間內(nèi)從多路輸入信號中選擇相應(yīng)的一路信號輸出的電路。常用于數(shù)據(jù)傳輸中的并-串轉(zhuǎn)換。集成芯片：74151、74LS15174251、74LS251（TTL）—

8選1數(shù)據(jù)選擇器6.數(shù)據(jù)分配器：在地址碼的控制下，將一路輸入信號傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路。常用于數(shù)據(jù)傳輸中的串-并轉(zhuǎn)換。集成芯片：無專用芯片，可用二進(jìn)制集成譯碼器實(shí)現(xiàn)。五、用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)1.數(shù)據(jù)選擇器：為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為1時(shí)，它的輸出表達(dá)式為地址變量的全部最小項(xiàng)之和，適用于實(shí)現(xiàn)單輸出組合邏輯函數(shù)。2.二進(jìn)制譯碼器：輸出端提供了輸入變量的全部最小項(xiàng)，而且每一個(gè)輸出端對應(yīng)一個(gè)最小項(xiàng)，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實(shí)現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。某學(xué)校有三個(gè)實(shí)驗(yàn)室，每個(gè)實(shí)驗(yàn)室各需2kW電力。這三個(gè)實(shí)驗(yàn)室由兩臺發(fā)電機(jī)組供電，一臺是2kW，另一臺是4kW。三個(gè)實(shí)驗(yàn)室有時(shí)可能不同時(shí)工作，試設(shè)計(jì)一邏輯電路，使資源合理分配。解：（1）分析題意設(shè)輸入變量為A、B、C表示三個(gè)實(shí)驗(yàn)室，工作為1，不工作為0；設(shè)輸出變量為X、Y，分別表示2kW，4kW的發(fā)電機(jī)，啟動為1，不啟動為0。（2）列真值表分析過程可列出真值表如表由邏輯表達(dá)式可畫出邏輯圖用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)三人表決器電路首先列出真值表然后寫邏輯函數(shù)表達(dá)式，最后設(shè)計(jì)電路ABCY000001010011100101110111000101118選1數(shù)據(jù)選擇器函數(shù)：A2A1A0=ABCD0=D1=D2=D4=0D3=D5=D6=D7=1YYENA2A1A0D7D6D5D4D3D2D1D0MUX（74LS151）ABC1F第四章觸發(fā)器

一、觸發(fā)器和門電路一樣，也是組成數(shù)字電路的基本邏輯單元。它有兩個(gè)基本特性：1.有兩個(gè)穩(wěn)定的狀態(tài)（0狀態(tài)和1狀態(tài)）。2.在外信號作用下，兩個(gè)穩(wěn)定狀態(tài)可相互轉(zhuǎn)換；沒有外信號作用時(shí)，保持原狀態(tài)不變。因此，觸發(fā)器具有記憶功能，常用來保存二進(jìn)制信息。二、觸發(fā)器的邏輯功能

指觸發(fā)器輸出的次態(tài)Qn+1

與輸出的現(xiàn)態(tài)Qn及輸入信號之間的邏輯關(guān)系。觸發(fā)器邏輯功能的描述方法主要有特性表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖（時(shí)序圖）。二、觸發(fā)器的分類1.根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（1）基本觸發(fā)器：輸入信號電平直接控制。特性方程（2）同步觸發(fā)器：時(shí)鐘電平直接控制。特性方程同步RS觸發(fā)器CP=1（或0）時(shí)有效同步D觸發(fā)器（約束條件）二、觸發(fā)器的分類1.根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（3）主從觸發(fā)器：主從控制脈沖觸發(fā)。CP下降沿（或上升沿）到來時(shí)有效特性方程主從RS觸發(fā)器主從JK觸發(fā)器（4）邊沿觸發(fā)器：時(shí)鐘邊沿控制。CP上升沿（或下降沿）時(shí)刻有效特性方程邊沿D觸發(fā)器邊沿JK觸發(fā)器2.根據(jù)邏輯功能不同，時(shí)鐘觸發(fā)器可分為二、觸發(fā)器的分類（1）RS觸發(fā)器（約束條件）（3）D觸發(fā)器（4）T觸發(fā)器（5）T’觸發(fā)器

利用特性方程可實(shí)現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。（2）JK

觸發(fā)器[練習(xí)]

在圖中所示的CC4013邊沿D

觸發(fā)器中，CP、D、SD、RD的波形見圖，試畫出Q、Q

的波形。[解]QQCPC11DD

SSD

RRD

SD、RD

—異步置位（置1）、復(fù)位（置0）端。CP

—上升沿觸發(fā)。CPDSDRDQQ5.如圖所示同步計(jì)數(shù)器，由JK觸發(fā)器構(gòu)成。寫出狀態(tài)轉(zhuǎn)換表與狀態(tài)轉(zhuǎn)換圖，并說明該計(jì)數(shù)器的模是多少？CP1K1JC1&1K1JC1Q2Q11K1JC11Q01Q2Q1Q0(a)狀態(tài)方程根據(jù)狀態(tài)方程，求出狀態(tài)轉(zhuǎn)換表初態(tài)次態(tài)Q2n

Q1n

Q0n

Q2n+1

Q1n+1

Q0n+1000001001010010011011100100000101010110010111000驅(qū)動方程同步模5加法計(jì)數(shù)器具有自啟動特性(b)Q2Q1Q0第五章

時(shí)序邏輯電路一、時(shí)序邏輯電路的特點(diǎn)數(shù)字電路邏輯功能組合邏輯電路時(shí)序邏輯電路（基本構(gòu)成單元→門電路）（基本構(gòu)成單元→觸發(fā)器）任何時(shí)刻電路的輸出，不僅和該時(shí)刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)。1.邏輯功能：2.電路組成：與時(shí)間因素(CP)有關(guān)；含有記憶性的元件(觸發(fā)器

)。二、時(shí)序電路邏輯功能的表示方法邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)轉(zhuǎn)換圖（簡稱狀態(tài)圖）和時(shí)序圖1.寄存器和移位寄存器寄存器

—存儲二進(jìn)制數(shù)據(jù)或者代碼。移位寄存器

—不但可存放數(shù)碼，還能對數(shù)據(jù)進(jìn)行移位操作。

用移位寄存器可方便地組成環(huán)形計(jì)數(shù)器、扭環(huán)形計(jì)數(shù)器和順序脈沖發(fā)生器。三、時(shí)序電路的基本分析方法實(shí)質(zhì)：邏輯圖狀態(tài)圖關(guān)鍵：求出狀態(tài)方程，列出狀態(tài)表，根據(jù)狀態(tài)表畫出狀態(tài)圖和時(shí)序圖，由此可分析出時(shí)序邏輯電路的功能。四、時(shí)序電路的基本分設(shè)計(jì)方法實(shí)質(zhì)：狀態(tài)圖邏輯圖關(guān)鍵：根據(jù)設(shè)計(jì)要求求出最簡狀態(tài)表（圖），再通過卡諾圖求出狀態(tài)方程和驅(qū)動方程，由此畫出邏輯圖。五、計(jì)數(shù)器1.按計(jì)數(shù)進(jìn)制分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器2.按計(jì)數(shù)增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆（加/減）計(jì)數(shù)器3.按觸發(fā)器翻轉(zhuǎn)是否同步分：同步計(jì)數(shù)器和異步計(jì)數(shù)器

記錄輸入脈沖CP個(gè)數(shù)的電路，是極具典型性和代表性的時(shí)序邏輯電路。二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)容量、長度或模的概念

計(jì)數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù)M。3位二進(jìn)制同步加法計(jì)數(shù)器：00001111/14位二進(jìn)制同步加法計(jì)數(shù)器：000111/1n位二進(jìn)制同步加法計(jì)數(shù)器：2.同步二進(jìn)制加法計(jì)數(shù)器的特點(diǎn)由n

個(gè)觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器的模為2n,

沒有多余狀態(tài),狀態(tài)利用率最高;(2)用T

觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器,其電路結(jié)構(gòu)有兩條規(guī)則:①T0=1;②Ti=Qi-1Qi-2…Q0(i≠0).(3)同步計(jì)數(shù)器工作速度快,這種計(jì)數(shù)器的最高工作頻率可達(dá)

fmax=1tPF+tPG利用多片74161實(shí)現(xiàn)計(jì)數(shù)器的位數(shù)擴(kuò)展:D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161D4Q5Q6Q7Q4R1,5DD5D6D7C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161D8Q9Q10Q11Q8R1,5DD9D10D11C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENPENTENP1111111111實(shí)現(xiàn)模212計(jì)數(shù)器方案之一2.異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)異步二進(jìn)制計(jì)數(shù)器可由T’觸發(fā)器構(gòu)成,觸發(fā)器之間串接,

低位觸發(fā)器的輸出,作為高位觸發(fā)器的時(shí)鐘.

當(dāng)采用下降邊沿觸發(fā)器時(shí),如將Qi和CPi+1相連,則構(gòu)成加法計(jì)數(shù)器;如將Qi和CPi+1相連,則構(gòu)成減法計(jì)數(shù)器;

當(dāng)采用上升邊沿觸發(fā)器時(shí),如將Qi和CPi+1相連,則構(gòu)成減法計(jì)數(shù)器;如將Qi和CPi+1相連,則構(gòu)成加法計(jì)數(shù)器;●用D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器的例子:3.計(jì)數(shù)器的自啟動特性

時(shí)序電路由于某種原因進(jìn)入無效狀態(tài),若在若干個(gè)時(shí)鐘脈沖作用下,能自行返回到某個(gè)有效狀態(tài),進(jìn)入有效循環(huán)圈,則稱該電路具有自啟動特性.否則就不具有自啟動特性.

在上述設(shè)計(jì)中，從最簡化的角度進(jìn)行電路設(shè)計(jì)，得到的結(jié)果正好能自啟動。否則要修改設(shè)計(jì)。一般來說,如果計(jì)數(shù)器的模不等于2(n為觸發(fā)器個(gè)數(shù))時(shí),就會存在無效狀態(tài),因而在分析電路邏輯功能時(shí),都需要檢查該該電路是否具有自啟動特性.nCPQ0Q1Q2波形圖000001010011100101110Q2Q1Q0狀態(tài)圖D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=9CO[1][2][4][8]74160&原理圖11RDLD1例：試用74160構(gòu)成模6加法計(jì)數(shù)器。思考題:試用74161實(shí)現(xiàn)余3BCD碼計(jì)數(shù)器.0011010001010110011110001001101010111100Q3Q2Q1Q0狀態(tài)圖D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161&原理圖11RDLD11100置數(shù)例：試用74161構(gòu)成模24同步計(jì)數(shù)器。分析：模24計(jì)數(shù)器需用兩片74161構(gòu)成,模24計(jì)數(shù)器可從0計(jì)到23.而23的二進(jìn)制數(shù)為00010111.模24同步計(jì)數(shù)器Q1Q2Q3Q0R1,5DC5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161Q5Q6Q7Q4R1,5DC5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENP11111&如果:模24計(jì)數(shù)器用兩片74160構(gòu)成,模24計(jì)數(shù)器可從0

計(jì)到23.而23的8421BCD為00100011.因?yàn)?4160是十進(jìn)制的計(jì)數(shù)器Q1Q2Q3Q0R1,5DC5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=9CO[1][2][4][8]74160Q5Q6Q7Q4R1,5DC5/2,3,4+M1M2G3G4CTRDIV103CT=9CO[1][2][4][8]74160ENTENP11111&模24同步計(jì)數(shù)器2.讀/寫存儲器RAM（隨機(jī)存取存儲器）組成

：主要由地址譯碼器、讀/寫控制電路和存儲矩陣三部分組成。功能

：可以隨時(shí)讀出數(shù)據(jù)或改寫存儲的數(shù)據(jù)，并且讀、寫數(shù)據(jù)的速度很快。種類

：分為靜態(tài)RAM和動態(tài)RAM。應(yīng)用

：多用于經(jīng)常更換數(shù)據(jù)的場合，最典型的應(yīng)用就是計(jì)算機(jī)中的內(nèi)存。3.順序脈沖發(fā)生器、三態(tài)邏輯與微機(jī)總線接口、可編程邏輯器件等也都是比較典型、應(yīng)用很廣的時(shí)序電路。特點(diǎn)：斷電后，數(shù)據(jù)將全部丟失。第六章

脈沖產(chǎn)生與整形電路一、555定時(shí)器

是一種多用途的集成電路。只需外接少量阻容元件便可構(gòu)成各種脈沖產(chǎn)生、整形電路，如施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。55512348765雙極型(TTL)電源:4.5

16V單極型(CMOS)電源:3

18V帶負(fù)載能力強(qiáng)62784153555R1C+R2C1+VCCuO二、多諧振蕩器

是一種自激振蕩電路，不需要外加輸入信號，就可以自動地產(chǎn)生出矩形脈沖。

多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)。暫穩(wěn)態(tài)間的相互轉(zhuǎn)換完全靠電路本身電容的充電和放電自動完成。

改變R、C

定時(shí)元件數(shù)值的大小，可調(diào)節(jié)振蕩頻率。

在振蕩頻率穩(wěn)定度要求很高的情況下，可采用石英晶體振蕩器。三、施密特觸發(fā)器

是一種脈沖整形電路，雖然不能自動產(chǎn)生矩形脈沖，卻可將輸入的周期性信號整形成所要求的同周期的矩形脈沖輸出，還可用來進(jìn)行幅度鑒別、構(gòu)成單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。62784153555+VCCuO2uIUCOuO1+VDDR

施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，有兩個(gè)不同的觸發(fā)電平，因此具有回差特性。它的兩個(gè)穩(wěn)定狀態(tài)是靠兩個(gè)不同的電平來維持的，輸出脈沖的寬度由輸入信號的波形決定。此外，調(diào)節(jié)回差電壓的大小，也可改變輸出脈沖的寬度。外接電壓調(diào)節(jié)回差

施密特觸發(fā)器可由555定時(shí)器構(gòu)成，也可用專門的集成電路實(shí)現(xiàn)。四、單穩(wěn)態(tài)觸發(fā)器

也屬于脈沖整形電路，可將輸入的觸發(fā)脈沖變換為寬度和幅度都符合要求的矩形脈沖，還常用于脈沖的定時(shí)、整形、展寬（延時(shí)）等。