第1頁(yè)共5頁(yè)

試題3

題號(hào)—?二三四五總分復(fù)核人

得分

得分單項(xiàng)選擇題（共30小題，每小題1分，共30分；將答案填寫(xiě)在下表

閱卷人題號(hào)下的空格內(nèi)）

12345678910

11121314151617181920

21222324252627282930

1、馮?諾伊噠提出的“存儲(chǔ)程序”概念中，指令和數(shù)據(jù)以同等地位存放于（）內(nèi)。

A.運(yùn)算器B,存儲(chǔ)器C.控制器D.輸入和輸出設(shè)冬

2、MDR是存儲(chǔ)器數(shù)據(jù)寄存器，其位數(shù)與（）相等。

A.指令字長(zhǎng)B.機(jī)器字長(zhǎng)C.存儲(chǔ)字長(zhǎng)D.數(shù)據(jù)字長(zhǎng)

3、電子計(jì)算機(jī)的算術(shù)邏輯單元、控制單元和主存儲(chǔ)器合稱為（)o

A.CPUB.ALUC.主機(jī)D.

4、計(jì)算機(jī)使用總線結(jié)構(gòu)便于增刪外設(shè)，同時(shí)（）0

A.減少了信息傳輸量B.提高了信息的傳輸速度

C.減少了信息傳輸線的條數(shù)D.提高了計(jì)算機(jī)的運(yùn)算能力

5、集中式總線判優(yōu)方式中，（）對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求方式D.同步方式

6、RAM的含義是（）行。

A.隨機(jī)存儲(chǔ)器B.只讀存儲(chǔ)器C.只寫(xiě)存儲(chǔ)器D.可編程存儲(chǔ)器

7、DRAM必須要刷新,因?yàn)檫@種技術(shù)是靠（)存儲(chǔ)信息的.

A.觸發(fā)器B.磁性材料C.電容D.電壓

8、漢明碼具有（）位糾錯(cuò)能力。

A.1B.2C.4D.8

9、高速緩存Cache的應(yīng)用，理論依據(jù)是程序訪問(wèn)的（）性原理。

A.全局B.局部C.動(dòng)態(tài)D.隨機(jī)

10、磁記錄方式中的“歸零”和“不歸零”中的“零”,指的是磁頭線圈的

A.電流為0B.電壓為0C.電阻為0D.電感為0

11、為了發(fā)現(xiàn)并糾正信息在存儲(chǔ)或傳輸過(guò)程中連續(xù)出現(xiàn)的多位錯(cuò)誤代碼,一般采用（）碼。

A.漢明B.循環(huán)冗余校驗(yàn)C.ASCIID.Unicode

12、和輔存相比，主存的特點(diǎn)是容量（）、速度（）、成本（）.

A.小、快、高B.小、快、低C.大、快、低D.大、慢、低

13、微型計(jì)算機(jī)系統(tǒng)中，主機(jī)和鍵盤(pán)進(jìn)行數(shù)據(jù)傳送,一般采用（）方式。

A.程序杳詢B.中斷C.DMAD.通道

14、）通常指主機(jī)與10設(shè)備之間設(shè)置的一個(gè)硬件電路及其相應(yīng)的軟件控制。

A.10接口B.10指令C10過(guò)程D.10庫(kù)函數(shù)

15、DMA方式中,周期竊取是竊取一個(gè)（）周期。

A.存取B.指令C.CPUD.總線

16、有符號(hào)數(shù)的（）機(jī)器數(shù)，又稱作符號(hào)加絕對(duì)值的表示方式。

A.原碼B.補(bǔ)碼C.反碼D.移碼

17、同樣位數(shù)的機(jī)器數(shù)，浮點(diǎn)注確表示的數(shù)的個(gè)數(shù)與定點(diǎn)表示的數(shù)的個(gè)數(shù)（

A.一樣多B.差很多C.差很少D.無(wú)法比較

18、在CPU中，對(duì)一個(gè)二進(jìn)制機(jī)器數(shù)進(jìn)行算術(shù)移位，移位后其（）保持不變。

A.值B.絕對(duì)值C.符號(hào)D.模

19、進(jìn)行有符號(hào)機(jī)器數(shù)的加減運(yùn)算時(shí)，結(jié)果的絕對(duì)值太大以致7占用了符號(hào)位的位置，稱作（）o

A.溢出B.截?cái)郈.變號(hào)D.強(qiáng)制類型轉(zhuǎn)換

20、原碼一位乘法中的“一位”，指的是每次用（）中的一位來(lái)確定應(yīng)執(zhí)行的操作.

A.被乘數(shù)B.乘數(shù)C.乘積D.符號(hào)

21、乘法中的Booth算法，也稱作比較法，實(shí)際上是一種（）碼一位乘法算法。

A.原B.反C.補(bǔ)D.移

22、浮點(diǎn)加減運(yùn)算中的“對(duì)階”過(guò)程，應(yīng)按小階向大階看齊的原則，目的是保持（）仍為純小數(shù)。

A.尾數(shù)B.階碼C.絕對(duì)值D.運(yùn)算結(jié)果

23、浮點(diǎn)數(shù)運(yùn)算時(shí)，若發(fā)生了下溢，通常符結(jié)果置為（）o

A.正無(wú)窮大B,負(fù)無(wú)窮大C.機(jī)器零D.無(wú)效值

24、操作數(shù)本身就在指令字內(nèi)，取指后直接進(jìn)入指令寄存器IR,這種尋址方式稱作（）尋址。

A.立即B.直接C.間接D.寄存器

25、直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的順序是（）o

A.宜接、間接、立即B.立即、直接、間接C.立即、間接、直接D.直接、立即、間接

26、CPU每取出并執(zhí)行一條指令所需的全部時(shí)間稱為（）周期。

A.總線B.存取C.機(jī)器D.指令

27、引起中斷的各個(gè)因素稱作中斷（）o

A.源B.向量C.優(yōu)先級(jí)D.屏蔽觸發(fā)器

28、在取指令操作之后，程序計(jì)數(shù)器中存放的是（）的地址。

A.當(dāng)前指令B.下一條指令C.操作對(duì)象D.中斷服務(wù)程序入口

29、為了提高處理速度，（）的CPU通常采用組合邏輯設(shè)計(jì)（硬布線、硬連線）。

A.RISCB.CISCC.SCSID.CRIS

30、微程序設(shè)計(jì)的CPU中，與組合邏輯設(shè)計(jì)的相比，一定包含有（）?

A.更多的寄存器B,小容量的控制存儲(chǔ)器C.更強(qiáng)的中斷機(jī)構(gòu)D.更寬的總線

1、Cache系統(tǒng)中，CPU進(jìn)行寫(xiě)操作時(shí)，數(shù)據(jù)只寫(xiě)入Cache而不寫(xiě)入主存，當(dāng)Cache數(shù)據(jù)被替換出去時(shí)才寫(xiě)主存

E

2、計(jì)算機(jī)運(yùn)算速度的計(jì)量單位，體現(xiàn)的是單位時(shí)間內(nèi)執(zhí)行指令的平均條數(shù)F

3、雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送C

4、流水線中的各條指令因重疊操作，可能改變對(duì)操作數(shù)的讀寫(xiě)訪問(wèn)順序，從而使流水線性能降低K

5、由人們事先編制的具有各類特殊功能的程序組成A

6、程序計(jì)數(shù)器0

7、主存與I/O設(shè)備之間有一條逐句通路，二者交換信息時(shí)，無(wú)需CPU的干預(yù)1

8、補(bǔ)碼表示的浮點(diǎn)數(shù)，尾數(shù)的最高數(shù)值位與符號(hào)位不同N

9、復(fù)雜指令集計(jì)算機(jī)J

10.用來(lái)存放欲訪問(wèn)的存儲(chǔ)單元的地址B

11、增加存儲(chǔ)字的數(shù)量II

12、循環(huán)冗余校驗(yàn)碼L

13、任何一個(gè)單元的內(nèi)容都可以隨機(jī)存取，而且存取時(shí)間欲存儲(chǔ)單元的物理位置無(wú)關(guān)D

14、如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性M

15、一條信號(hào)線上分時(shí)傳送兩種信號(hào)G

三、得分判斷題（共20小題，每小題1分，共20分；將答案填寫(xiě)在下表題號(hào)下

閱卷人的空格內(nèi)，正確的填“T"，錯(cuò)誤的填“F”）

12345678910

11121314151617181920

1、計(jì)算機(jī)硬磁盤(pán)屬于硬件，軟磁盤(pán)屬于軟件。F

2、機(jī)器字長(zhǎng)通常與CPU寄存器的位數(shù)有關(guān)。

3、總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。T

4、異步通信只能用于串行傳送方式。F

5、因?yàn)閯?dòng)態(tài)RAV需要刷新，所以現(xiàn)代計(jì)算機(jī)中幾乎沒(méi)有使用這種技術(shù)作為主存儲(chǔ)器的。F

6、鑒于計(jì)算機(jī)訪問(wèn)數(shù)據(jù)的局部性，多體存儲(chǔ)器的低位交叉編址可大大增加存儲(chǔ)器的帶寬。

7、Cache與主存交換數(shù)據(jù)的最小單位是字塊。

8、所謂Cache對(duì)用戶是透明的，其含義是用戶只能覺(jué)察出系統(tǒng)性能的提升，而感覺(jué)不到Cache的存在。

9、鍵盤(pán)和顯示器都是輸出設(shè)備。

10、在程序查詢方式的輸入輸出系統(tǒng)中，接口中有反映設(shè)備工作狀態(tài)的觸發(fā)器，CPU執(zhí)行程序時(shí)主動(dòng)讀取該觸發(fā)

器的值后，再由程序確定所采取的下一步動(dòng)作。

11、在中斷方式的輸入輸出系統(tǒng)中，接口中有反映設(shè)備工作狀態(tài)的觸發(fā)器，并轉(zhuǎn)換為中斷請(qǐng)求信號(hào)。CPU執(zhí)行程

序主動(dòng)讀取中斷請(qǐng)求信號(hào)的值后，再由程序確定所采取的下一步動(dòng)作。

12、原碼中的“零”有兩種表示形式。

13、整數(shù)補(bǔ)碼定義中的“mod2e”，就是結(jié)果中只保留n+1位整數(shù)。

14、同樣的條件下，浮點(diǎn)數(shù)的階碼位數(shù)越多，能表示的數(shù)的范同（絕對(duì)值）越大。

15、在一般的運(yùn)算器中，相同數(shù)據(jù)長(zhǎng)度的加減乘除四則運(yùn)算的速度是相同的。

16、快速進(jìn)位鏈只能提高加法運(yùn)算的速度，對(duì)其他運(yùn)算沒(méi)有影響。

17、CPU的指令字長(zhǎng)與數(shù)值數(shù)據(jù)機(jī)器碼的選擇有關(guān)。

18、理論上，當(dāng)流水線各段時(shí)間相等時(shí)，最大加速比等于流水線的段數(shù)。

19、CPU中的控制單元.主要的作用是發(fā)出各種微操作命令（控制信號(hào)）序列。

20、微指令的基本格式中，包括操作碼和操作對(duì)象說(shuō)明兩部分。

四、得分計(jì)算題（共2小題，第1小題5分，第2小題10分，共15分）

閱卷人

1、假設(shè)機(jī)器字長(zhǎng)為8位，最高有效位為符號(hào)位。寫(xiě)出十進(jìn)制數(shù)-1的二進(jìn)制真值和四種機(jī)器數(shù)原碼、補(bǔ)碼、反碼

和移碼表示，填入下面的表中，

真值原碼補(bǔ)碼反碼移碼

2、使用原碼一位乘法計(jì)算（+0.1001）X（-0.1101）,寫(xiě)出運(yùn)算過(guò)程。

五、得分簡(jiǎn)答題（共4小題，每小題5分，共20分）

閱卷人

1、某靜態(tài)RAM芯片存儲(chǔ)容量為4KX4位,問(wèn)

1）該芯片有多少條數(shù)據(jù)線？

2）該芯片有多少條地址線？

3）某CPU數(shù)據(jù)線為8條，要構(gòu)成總?cè)萘繛?6KB的存儲(chǔ)器，需要這種存儲(chǔ)芯片多少？

4）這些芯片如何組織？若要求其地址范圍為0x0000?0x3FFF.寫(xiě)出各芯片的地址范圍。

2、設(shè)某機(jī)存儲(chǔ)系統(tǒng)以字為單位存取、編址，主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4字。

1）主存可裝入多少塊數(shù)據(jù)？

2）Cache可裝入多少塊數(shù)據(jù)？

3）在直接映射方式下，設(shè)計(jì)主存地址格式。

4）在4路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。

5）在全相聯(lián)方式下，設(shè)計(jì)主存地址格式。

3、畫(huà)出比特流“011100010”在RZ、NRZ、NRZ1、PM、FM五種編碼（記錄）方式下磁頭線圈的寫(xiě)入電流波形。第一

位的電流波形已經(jīng)給出。

數(shù)據(jù)序列011100010

Rz—:|J—；一

NRZ

NRZ1

PM

卜M

4、如圖為采用CPU內(nèi)部總線方式的數(shù)據(jù)通路和控制信號(hào)的關(guān)系，圖中每一個(gè)小圈處都有一個(gè)控制信號(hào)，控制著寄

存器到總線或總線到寄存器之間的傳送，下標(biāo)i表示輸入控制，。表示輸出控制（從寄存器的角度）.按順序?qū)懗?/p>

取指周期的全部微操作。