第5章

主存儲器計算機組成與系統(tǒng)結構第5章主存儲器5.1主存儲器的組織5.2數(shù)據(jù)的寬度和存儲5.3半導體隨機存儲器和只讀存儲器5.4主存儲器的連接和控制5.5提高主存讀寫速度的技術5.1主存儲器的組織5.1.1主存儲器的基本結構

主存儲器通常由存儲體、地址譯碼驅(qū)動電路、I/O和讀寫電路組成。存儲體地址線讀/寫控制線I/O地址譯碼驅(qū)動和讀寫電路數(shù)據(jù)線5.1主存儲器的組織

存儲體是主存儲器的核心，程序和數(shù)據(jù)都存放在存儲體中。

地址譯碼驅(qū)動電路實際上包含譯碼器和驅(qū)動器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對應的譯碼輸出線上的有效電平，以表示選中了某一單元，并由驅(qū)動器提供驅(qū)動電流去驅(qū)動相應的讀、寫電路，完成對被選中單元的讀、寫操作。

I/O和讀寫電路包括讀出放大器、寫入電路和讀/寫控制電路，用以完成被選中存儲單元中各位的讀出和寫入操作。5.1主存儲器的組織5.1.2主存儲器的存儲單元

位是二進制數(shù)的最基本單位，也是存儲器存儲信息的最小單位。一個二進制數(shù)由若干位組成，當這個二進制數(shù)作為一個整體存入或取出時，這個數(shù)稱為存儲字。存放存儲字或存儲字節(jié)的主存空間稱為存儲單元或主存單元，大量存儲單元的集合構成一個存儲體MB，程序和數(shù)據(jù)都存放在存儲體中，它是存儲器的核心。注意5.1主存儲器的組織

一個存儲單元可能存放一個字，也可能存放一個字節(jié)，這是由計算機的結構確定的。對于字節(jié)編址的計算機，最小尋址單位是一個字節(jié)，相鄰的存儲單元地址指向相鄰的存儲字節(jié)；對于字編址的計算機，最小尋址單位是一個字，相鄰的存儲單元地址指向相鄰的存儲字。存儲單元是CPU對主存可訪問操作的最小存儲單位。5.1主存儲器的組織5.1.3主存儲器的分類

主存儲器都是采用半導體材料制造的，主要有MOS型存儲器和雙極型（TTL電路或ECL電路）存儲器兩類。MOS型存儲器具有集成度高、功耗低、價格便宜、存取速度較慢等特點；雙極型存儲器具有存取速度快、集成度較低、功耗較大、成本較高等特點。

主存儲器根據(jù)采用的存取方式可分為隨機存取存儲器（RAM）和只讀存儲器（ROM）兩種。

隨機存取是指CPU可以對存儲器中的內(nèi)容隨機地存取，CPU對任何一個存儲單元的寫入和讀出時間是一樣的，即存取時間相同，與其所處的物理位置無關。RAM讀/寫方便，使用靈活。5.1主存儲器的組織

只讀存儲器可以看作RAM的一種特殊形式，其特點是：存儲器的內(nèi)容只能隨機讀出而不能寫入。由于信息一旦寫入存儲器就固化了，即使斷電，寫入的內(nèi)容也不會丟失，所以ROM又稱為固定存儲器。ROM除了存放某些系統(tǒng)程序（如BIOS程序）外，還用來存放專用的子程序，或用作函數(shù)發(fā)生器、字符發(fā)生器及微程序控制器中的控制存儲器。

半導體RAM中存儲的信息會因為斷電而丟失，所以稱作易失性存儲器；而半導體ROM中存儲的信息不會因為斷電而丟失，所以稱為非易失性存儲器。

如果某個存儲單元所存儲的信息被讀出時，原存信息將被破壞，則稱破壞性讀出；如果讀出時，被讀單元原存信息不被破壞，則稱非破壞性讀出。具有破壞性讀出性能的存儲器，每當一次讀出操作之后，必須緊接一個重寫（再生）的操作，以便恢復被破壞的信息。5.1主存儲器的組織1.存儲容量

對于字節(jié)編址的計算機，以字節(jié)數(shù)來表示存儲容量；對于字編址的計算機，以字數(shù)與其字長的乘積來表示存儲容量。2.存取速度

(1)存取時間Ta

存取時間又稱為訪問時間或讀/寫時間，它是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。

(2)存取周期Tm

存取周期又可稱作讀寫周期、訪存周期，它是指存儲器進行一次完整的讀寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操作之間所需要的最短時間。注意5.1主存儲器的組織

顯然，一般情況下，Tm

Ta

。這是因為對任何一種存儲器，在讀寫操作之后，總要有一段恢復內(nèi)部狀態(tài)的復原時間。對于破壞性讀出的存儲器，存取周期往往比存取時間要大得多，甚至可以達到Tm＝2Ta，這是因為存儲器中的信息讀出后需要馬上進行重寫（再生）。5.1主存儲器的組織(3)主存帶寬Bm

與存取周期密切相關的指標是主存的帶寬，它又稱為數(shù)據(jù)傳輸率，表示每秒從主存進出信息的最大數(shù)量，單位為字/秒或字節(jié)/秒或位/秒。

主存帶寬與主存的等效工作頻率及主存位寬有關系，若單位為字節(jié)每秒，則有：

Bm=主存等效工作頻率×主存位寬÷85.1主存儲器的組織3.可靠性

可靠性是指在規(guī)定的時間內(nèi)，存儲器無故障讀寫的概率。通常，用平均無故障時間（MTBF）來衡量可靠性。MTBF越長，說明存儲器的可靠性越高。4.功耗

功耗是一個不可忽視的問題，它反映了存儲器件耗電的多少，同時也反映了其發(fā)熱的程度。通常希望功耗要小，這對存儲器件的工作穩(wěn)定性有好處。大多數(shù)半導體存儲器的工作功耗與維持功耗是不同的，后者大大地小于前者。第5章主存儲器5.1主存儲器的組織5.2數(shù)據(jù)的寬度和存儲5.3半導體隨機存儲器和只讀存儲器5.4主存儲器的連接和控制5.5提高主存讀寫速度的技術5.2數(shù)據(jù)的寬度與存儲5.2.1數(shù)據(jù)的寬度

字表示被處理信息的單位，用來度量各種數(shù)據(jù)類型的寬度，而字長表示數(shù)據(jù)運算的寬度，反映了計算機處理信息的能力。它們兩者的長度可以一樣，也可以不一樣。例如，在Intel80x86系列機中把一個數(shù)據(jù)字定義為16位，所以將32位數(shù)據(jù)稱為雙字，64位數(shù)據(jù)稱為四倍字；而在IBM303X系列機中把一個數(shù)據(jù)字定義為32位，所以將32位數(shù)據(jù)稱為單字，64位數(shù)據(jù)稱為雙字。5.2數(shù)據(jù)的寬度與存儲5.2.2數(shù)據(jù)的排列順序

在所有計算機中，多字節(jié)數(shù)據(jù)都被存放在連續(xù)的字節(jié)序列中。根據(jù)數(shù)據(jù)中各字節(jié)在連續(xù)字節(jié)序列中的排列順序的不同，有兩種排列方式：大端方案和小端方案。如果將一個32位的整數(shù)0x12345678存放到一個整型變量（int）中，這個整型變量采用大端或者小端方案在主存中的存放如表所示（假設從地址0x4000開始存放）。主存地址大端方案小端方案0x400012（MSB）78（LSB）0x400134560x400256340x400378（LSB）12（MSB）5.2數(shù)據(jù)的寬度與存儲

大端方案將高字節(jié)（MSB）存放在低地址，小端方案將高字節(jié)存放在高地址。采用大端方案進行數(shù)據(jù)存放符合人類的正常思維，而采用小端方案進行數(shù)據(jù)存放利于計算機處理。到目前為止，采用大端或者小端方案進行數(shù)據(jù)存放，其孰優(yōu)孰劣也沒有定論。

大端方案和小端方案在存放ASCII碼字符串和BCD碼數(shù)據(jù)的順序是相反的，但是必須指出的是，不管是上述哪個系統(tǒng)，在表示一個32位整數(shù)時兩個方案是一致的。5.2數(shù)據(jù)的寬度與存儲

例如，IBM370機是字長為32位的計算機，主存按字節(jié)編址，每一個存儲字包含4個單獨編址的存儲字節(jié)，字地址即是該字高位字節(jié)的地址，其字地址總是等于4的整數(shù)倍，正好用地址碼的最末兩位來區(qū)分同一個字的四個字節(jié)。PDP-11機是字長為16位的計算機，主存也按字節(jié)編址，每一個存儲字包含2個單獨編址的存儲字節(jié)，它的字地址總是2的整數(shù)倍，但卻是用低位字節(jié)地址作為字地址，并用地址碼的最末1位來區(qū)分同一個字的兩個字節(jié)。5.2數(shù)據(jù)的寬度與存儲00001444488910115672312235字地址字地址字節(jié)地址字節(jié)地址5.2數(shù)據(jù)的寬度與存儲5.2.3數(shù)據(jù)在主存中的存放

在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲器中的三種不同存放方法。假設，存儲字為64位（8個字節(jié)），讀/寫的數(shù)據(jù)有四種不同長度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）。字節(jié)半字單字雙字5.2數(shù)據(jù)的寬度與存儲請注意：此例中數(shù)據(jù)字長（32位）不等于存儲字長（64位）。現(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。5.2數(shù)據(jù)的寬度與存儲(1)不浪費存儲器資源的存放方法四種不同長度的數(shù)據(jù)一個緊接著一個存放。優(yōu)點是不浪費寶貴的主存資源，但存在的問題是：當訪問的一個雙字、單字或半字跨越兩個存儲字時，存儲器的工作速度降低了一倍，而且讀寫控制比較復雜。存儲字64位（8個字節(jié)）5.2數(shù)據(jù)的寬度與存儲(2)從存儲字的起始位置開始存放方法無論要存放的是字節(jié)、半字、單字或雙字，都必須從存儲字的起始位置開始存放，而空余部分浪費不用。優(yōu)點是：無論訪問一個字節(jié)、半字、單字或雙字都可以在一個存取周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。缺點是：浪費了寶貴的存儲器資源。5.2數(shù)據(jù)的寬度與存儲存儲字64位（8個字節(jié)）5.2數(shù)據(jù)的寬度與存儲(3)邊界對齊的數(shù)據(jù)存放方法雙字地址的最末三個二進制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無論訪問雙字、單字、半字或字節(jié)，都在一個存取周期內(nèi)完成，盡管存儲器資源仍然有浪費，但是浪費比第⑵種存放方法要少得多。注意5.2數(shù)據(jù)的寬度與存儲存儲字64位（8個字節(jié)）0181624329172533210183111941220513216142271523263427283635293730313938第5章主存儲器5.1主存儲器的組織5.2數(shù)據(jù)的寬度和存儲5.3半導體隨機存儲器和只讀存儲器5.4主存儲器的連接和控制5.5提高主存讀寫速度的技術5.3半導體隨機存儲器和只讀存儲器

主存儲器通常分為隨機存儲器（RAM）和只讀存儲器（ROM）兩大類。CPU可以對RAM中的任一單元讀出和寫入，而ROM只能讀不能寫。5.3.1RAM的記憶單元

通常把存放一個二進制位的物理器件稱為記憶單元，它是存儲器的最基本構件，地址碼相同的多個記憶單元構成一個存儲單元。記憶單元可以由各種材料制成，但最常見的由MOS電路組成。RAM又可分為靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM）兩種。5.3半導體隨機存儲器和只讀存儲器

無論哪一種半導體RAM，只要電源被切斷，原來的保存信息便會丟失，這就是半導體存儲器的易失性。

SRAM存儲器的記憶單元是用雙穩(wěn)態(tài)觸發(fā)器來保存信息的。在記憶單元未被選中或讀出時，電路處于雙穩(wěn)態(tài)觸發(fā)器工作狀態(tài)，信息不變。SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和小容量主存系統(tǒng)。

與SRAM存儲器的存儲原理不同，DRAM存儲器是利用記憶單元電路中柵極電容上的電荷來存儲信息的，由于柵極電容上的電荷會隨著時間的推移不斷泄漏掉，所以每隔一定的時間必須向柵極電容補充一次電荷，這個過程稱為“刷新”。DRAM集成度高，功耗小，但存取速度慢，一般用來組成大容量主存系統(tǒng)。5.3半導體隨機存儲器和只讀存儲器5.3.2動態(tài)RAM的刷新1.刷新與重寫

刷新與重寫是兩個完全不同的概念，切不可混淆。重寫是隨機的，某個存儲單元只有在破壞性讀出之后才需要重寫。而刷新是定時的，即使許多記憶單元長期未被訪問，若不及時補充電荷的話，信息也會丟失。重寫一般是按存儲單元進行的，而刷新通常是以存儲體矩陣中的一行為單位進行的。5.3半導體隨機存儲器和只讀存儲器2.刷新方式

常見的刷新方式有集中式、分散式和異步式三種。

例如，對具有1024個記憶單元（排列成32×32矩陣）的存儲芯片進行刷新，刷新是按行進行的，且每刷新一行占用一個存取周期，存取周期為500ns（0.5

s）。32行32列…………5.3半導體隨機存儲器和只讀存儲器(1)集中刷新方式在允許的最大刷新間隔內(nèi)，按照存儲芯片容量的大小集中安排若干個刷新周期，刷新時停止讀寫操作。

刷新時間=存儲體矩陣行數(shù)×刷新周期這里刷新周期是指刷新一行所需要的時間，由于刷新過程就是“假讀”的過程，所以刷新周期就等于存取周期。5.3半導體隨機存儲器和只讀存儲器

在最大刷新間隔2ms內(nèi)共可以安排4000個存取周期，從0～3967個周期內(nèi)進行讀/寫操作或保持，而從3968～3999這最后32個周期集中安排刷新操作。

集中刷新方式的優(yōu)點是讀/寫操作時不受刷新工作的影響，因此系統(tǒng)的存取速度比較高。缺點是在集中刷新期間必須停止讀/寫，這一段時間稱為“死區(qū)”，而且存儲容量越大，死區(qū)就越長。刷新間隔（2ms）讀/寫操作刷新013967396839993968個周期（1984μs）32個周期（16μs）……5.3半導體隨機存儲器和只讀存儲器(2)分散刷新方式

分散刷新是指把刷新操作分散到每個存取周期內(nèi)進行，此時系統(tǒng)的存取周期被分為兩部分，前一部分時間進行讀/寫操作或保持，后一部分時間進行刷新操作。一個系統(tǒng)存取周期內(nèi)刷新存儲矩陣中的一行。刷新間隔（32μs）周期0周期1周期31讀/寫讀/寫讀/寫刷新刷新刷新…5.3半導體隨機存儲器和只讀存儲器

分散刷新方式?jīng)]有死區(qū)，但是，它也有很明顯的缺點，第一是加長了系統(tǒng)的存取周期，如存儲芯片的存取周期為0.5

s，則系統(tǒng)的存取周期應為1

s，降低了整機的速度；第二是刷新過于頻繁（本例中每32

s就重復刷新一遍），尤其是當存儲容量比較小的情況下，沒有充分利用所允許的最大刷新間隔（2ms）。5.3半導體隨機存儲器和只讀存儲器(3)異步刷新方式異步刷新方式可以看成前述兩種方式的結合，它充分利用了最大刷新間隔時間，把刷新操作平均分配到整個最大刷新間隔時間內(nèi)進行，故有：

相鄰兩行的刷新間隔=最大刷新間隔時間/行數(shù)5.3半導體隨機存儲器和只讀存儲器

對于32×32矩陣，在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時間間隔=2ms/32=62.5

s，即每隔62.5

s安排一個刷新周期，在刷新時封鎖讀/寫。

異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5

s。這樣可以避免使CPU連續(xù)等待過長的時間，而且減少了刷新次數(shù)，是比較實用的一種刷新方式。刷新間隔（2ms）讀/寫讀/寫讀/寫刷新刷新刷新…62μs0.5μs62.5μs62.5μs5.3半導體隨機存儲器和只讀存儲器3.刷新控制①無論是由外部刷新控制電路產(chǎn)生刷新地址逐行循環(huán)地刷新，還是芯片內(nèi)部的刷新地址計數(shù)器自動地控制刷新，都不依賴于外部的訪問，刷新對CPU是透明的。②刷新通常是一行一行地進行的，每一行中各記憶單元同時被刷新，故刷新操作時僅需要行地址，不需要列地址。③刷新操作類似于讀出操作，但又有所不同。因為刷新操作僅是給柵極電容補充電荷，不需要信息輸出。另外，刷新時不需要加片選信號，即整個存儲器中的所有芯片同時被刷新。④因為所有芯片同時被刷新，所以在考慮刷新問題時，應當從單個芯片的存儲容量著手，而不是從整個存儲器的容量著手。5.3半導體隨機存儲器和只讀存儲器5.3.3RAM芯片分析1.RAM芯片

RAM芯片的外引腳包括地址線、數(shù)據(jù)線、控制線以及電源線，芯片通過地址線、數(shù)據(jù)線和控制線與外部連接。地址線是單向輸入的，其數(shù)目與芯片容量有關。例如，容量為1024×4位時，地址線有10根；容量為64K×1位時，地址線有16根。數(shù)據(jù)線是雙向的，既可輸入，也可輸出，其數(shù)目與數(shù)據(jù)位數(shù)有關。例如，1024×4位的芯片，數(shù)據(jù)線有4根；64K×1位的芯片，數(shù)據(jù)線只有1根。控制線主要有讀寫控制線和片選線兩種，讀寫控制線用來控制芯片是進行讀操作還是寫操作的，片選線用來決定該芯片是否被選中。5.3半導體隨機存儲器和只讀存儲器

由于DRAM芯片集成度高，容量大，為了減少芯片引腳數(shù)量，DRAM芯片把地址線分成相等的兩部分，分兩次從相同的引腳送入。兩次輸入的地址分別稱為行地址和列地址，行地址由行地址選通信號送入存儲芯片，列地址由列地址選通信號送入存儲芯片。由于采用了地址復用技術，因此，DRAM芯片每增加一條地址線，實際上是增加了兩位地址，也即增加了4倍的容量。5.3半導體隨機存儲器和只讀存儲器2.地址譯碼方式地址譯碼電路能把地址線送來的地址信號翻譯成對應存儲單元的選擇信號。(1)單譯碼方式單譯碼方式又稱字選法，它所對應的存儲器結構是字結構的，容量為M個字的存儲器（M個字，每字b位），排列成M行×b列的矩陣，矩陣的每一行對應一個字，有一條公用的選擇線wi（字線）。字線選中某一行時，同一行中的各位就都被選中，由讀寫電路對被選中的各位實施讀出或?qū)懭氩僮鳌?.3半導體隨機存儲器和只讀存儲器(2)雙譯碼方式雙譯碼方式又稱為重合法。通常是把K位地址碼分成接近相等的兩段，一段用于水平方向作X地址線，供X地址譯碼器譯碼；一段用于垂直方向作Y地址線，供Y地址譯碼器譯碼。X和Y兩個方向的選擇線在存儲體內(nèi)部的一個記憶單元上交叉，以選擇相應的記憶單元。5.3半導體隨機存儲器和只讀存儲器

雙譯碼方式對應的存儲芯片結構可以是位結構的，則在Z方向上重疊b個芯片，也可以是字段結構的。X選擇線Y選擇線…………5.3半導體隨機存儲器和只讀存儲器

對于字段結構的存儲芯片，行選擇線為M/s根，列選擇線為s，K位地址線也要劃分為兩部分：Kx＝log2M/s，Ky＝log2s。

雙譯碼方式與單譯碼方式相比，減少了選擇線數(shù)目和驅(qū)動器數(shù)目。存儲容量越大，這兩種方式的差異越明顯。25625625625688雙譯碼655366553616單譯碼驅(qū)動器數(shù)選擇線數(shù)占用地址位譯碼方式5.3半導體隨機存儲器和只讀存儲器3.RAM的讀/寫時序(1)SRAM讀/寫時序讀周期表示對該芯片進行兩次連續(xù)讀操作的最小間隔時間。在此期間，地址輸入信息不允許改變，片選信號CS在地址有效之后變?yōu)橛行?，使芯片被選中，最后在數(shù)據(jù)線上得到讀出的信號。寫允許信號WE在讀周期中保持高電平。寫周期與讀周期相似，但除了要加地址和片選信號外，還要加一個低電平有效的寫入脈沖WE，并提供寫入數(shù)據(jù)。5.3半導體隨機存儲器和只讀存儲器5.3半導體隨機存儲器和只讀存儲器(2)DRAM讀/寫時序5.3半導體隨機存儲器和只讀存儲器5.3.4半導體只讀存儲器

ROM的最大優(yōu)點是具有非易失性，即使電源斷電，ROM中存儲的信息也不會丟失。1.ROM的類型

ROM工作時只能讀出，不能寫入，那么ROM中的內(nèi)容是如何事先存入的呢？把向ROM寫入數(shù)據(jù)的過程稱為對ROM進行編程，根據(jù)編程方法的不同，ROM通常可以分為以下幾類。5.3半導體隨機存儲器和只讀存儲器(1)掩膜式ROM（MROM）

內(nèi)容是由半導體生產(chǎn)廠家按用戶提出的要求在芯片的生產(chǎn)過程中直接寫入的，寫入后任何人都無法改變其內(nèi)容。(2)一次可編程ROM（PROM）

允許用戶利用專門的設備（編程器或?qū)懭肫鳎懭胱约旱某绦颍坏懭牒蟊銦o法改變，因此它是一種一次性可編程的ROM。

通常，生產(chǎn)廠家提供的PROM芯片初始內(nèi)容為全“0”，用戶根據(jù)自編的程序，使用編程器外加足夠大的電壓（或電流），將“1”寫入相應位，PROM的編程是逐位進行的。常見的PROM根據(jù)寫入原理可分為兩類：結破壞型和熔絲型。5.3半導體隨機存儲器和只讀存儲器(3)可擦除可編程ROM（EPROM）

內(nèi)容不僅可以由用戶利用編程器寫入，而且可以對其內(nèi)容進行多次改寫。與前兩種ROM相比，EPROM使用起來最為方便，因此應用非常廣泛。UVEPROM（紫外線擦除）用紫外線燈進行擦除的，所以只能對整個芯片擦除，而不能對芯片中個別需要改寫的存儲單元單獨擦除和重寫。EEPROM（電擦除）用電氣方法來進行擦除的，它在聯(lián)機條件下可以用字擦除方式擦除，也可以用數(shù)據(jù)塊擦除方式擦除。以字擦除方式操作時，能夠只擦除被選中的那個存儲單元的內(nèi)容；在數(shù)據(jù)塊擦除方式操作時，可擦除數(shù)據(jù)塊內(nèi)所有單元的內(nèi)容。5.3半導體隨機存儲器和只讀存儲器2.ROM芯片

除去地址線、數(shù)據(jù)線、片選線外，電源線分別有Vcc──+5V（工作電源）和Vpp──編程電源。5.3半導體隨機存儲器和只讀存儲器5.3.4半導體Flash存儲器

Flash存儲器又稱閃速存存儲器，它是一種高密度、非易失性的半導體存儲器，允許在操作中被多次擦除或重寫。從原理上看，它屬于ROM存儲器；從功能上看，它又屬于RAM存儲器，所以傳統(tǒng)的ROM與RAM的定義和劃分已失去意義，因而它是一種全新的存儲器技術。它的主要特點是既可在不加電的情況下長期保存信息，又能在線進行快速擦除與重寫，兼?zhèn)淞薊EPROM和RAM的優(yōu)點。第5章主存儲器5.1主存儲器的組織5.2數(shù)據(jù)的寬度和存儲5.3半導體隨機存儲器和只讀存儲器5.4主存儲器的連接和控制5.5提高主存讀寫速度的技術5.4主存儲器的連接與控制5.4.1主存容量的擴展

要組成一個主存，首先要考慮選片的問題，然后就是如何把芯片連接起來的問題。根據(jù)存儲器所要求的容量和選定的存儲芯片的容量，就可以計算出總的芯片數(shù)，即總?cè)萘啃酒萘靠偲瑪?shù)＝5.4主存儲器的連接與控制1.位擴展位擴展指只在位數(shù)方向擴展（加大字長），而芯片的字數(shù)和存儲器的字數(shù)是一致的。位擴展的連接方式是將各存儲芯片的地址線、片選線和讀/寫線相應地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出。如用64K×1的SRAM芯片組成64K×8的存儲器，需要8個芯片。

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片64K×11615.4主存儲器的連接與控制64K×8

芯片組A15～A0D7～D0__CS___WE__CSA0A15D0D7___WE64K×112345678I/OI/OI/OI/OI/OI/OI/OI/O......................……地址總線數(shù)據(jù)總線..5.4主存儲器的連接與控制

當CPU訪問該存儲器時，其發(fā)出的地址和控制信號同時傳給8個芯片，選中每個芯片的同一單元，其單元的內(nèi)容被同時讀至數(shù)據(jù)總線的相應位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時寫入相應單元。。D0D6D7D7～D0CSA15～A0WE64K×164K×164K×15.4主存儲器的連接與控制2.字擴展字擴展是指僅在字數(shù)方向擴展，而位數(shù)不變。字擴展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)，由片選信號來區(qū)分各個芯片。如用16K×8的SRAM組成64K×8的存儲器，需要4個芯片。

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片16K×81485.4主存儲器的連接與控制16K×816K×816K×816K×8___WE__CSD7～D0A15～A0A13～A0A15～A14___WE___WE___WE___WED7～D0D7～D0D7～D0A13～A0__CS__CS__CS__CSA13～A0A13～A0譯碼器__Y3__Y2__Y1__Y0...。。。。。A13～A0D7～D064K×8

芯片組A15～A0D7～D0__CS___WE5.4主存儲器的連接與控制D7～D0CS0A13～A0WE16K×816K×816K×816K×82:4譯碼器A14A15CS1CS2CS35.4主存儲器的連接與控制

在同一時間內(nèi)四個芯片中只能有一個芯片被選中。四個芯片的地址分配如下：第一片最低地址0000H

最高地址3FFFH

第二片最低地址4000H

最高地址7FFFH

第三片最低地址8000H

最高地址BFFFH

第四片最低地址C000H

最高地址FFFFH5.4主存儲器的連接與控制3.字和位同時擴展當構成一個容量較大的存儲器時，往往需要在字數(shù)方向和位數(shù)方向上同時擴展，這將是前兩種擴展的組合，實現(xiàn)起來也是很容易的。如用16K×4的SRAM組成64K×8的存儲器，需要8個芯片。

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片16K×4144注意5.4主存儲器的連接與控制2:4譯碼器D7～D0A13～A0WED7～D4D3～D016K×416K×416K×416K×416K×416K×416K×416K×4CS0A14A15CS1CS2CS35.4主存儲器的連接與控制5.4.2存儲芯片的地址分配和片選 CPU要實現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進行片選；然后再從選中的芯片中依地址碼選擇出相應的存儲單元，以進行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲芯片的地址輸入端（N由片內(nèi)存儲容量2N

決定），而片選信號則是通過高位地址得到的。實現(xiàn)片選的方法可分為3種：即線選法、全譯碼法和部分譯碼法。5.4主存儲器的連接與控制1.線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個存儲芯片的片選端，當某地址線信息為“0”時，就選中與之對應的存儲芯片。請注意，這些片選地址線每次尋址時只能有一位有效，不允許同時有多位有效，這樣才能保證每次只選中一個芯片（或組）。

線選法的優(yōu)點是不需要地址譯碼器，線路簡單，選擇芯片不需要外加邏輯電路，但僅適用于連接存儲芯片較少的場合。同時，線選法不能充分利用系統(tǒng)的存儲器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。5.4主存儲器的連接與控制芯片 A14～A11

A10～A0

地址范圍

0#111000…0 7000～

11…1 77FFH1#110100…0 6800～

11…1 6FFFH 2#101100…0 5800～

11…1 5FFFH

3#

0

11100…0 3800～

11…1 3FFFH

5.4主存儲器的連接與控制2.全譯碼法全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實現(xiàn)對存儲芯片的選擇。全譯碼法的優(yōu)點是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴展，不會產(chǎn)生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高。5.4主存儲器的連接與控制芯片A19～A13A12A11A10～A0

地址范圍

0#0…000

00…0 00000～

11…1 007FFH1#0…00

1

00…0 00800～

11…1 00FFFH

2#0…01

0

00…0 01000～

11…1 017FFH

3#0…011

00…0 01800～

11…1 01FFFH5.4主存儲器的連接與控制3.部分譯碼

所謂部分譯碼即用片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號。如用4片2K×8的存儲芯片組成8K×8存儲器，需要四個片選信號，因此只要用兩位地址線來譯碼產(chǎn)生。設地址總線有20位（A19～A0），則尋址8K×8存儲器時，無論A19

～A13

取何值，只要A12=A11=0，而均選中第一片，只要A12=0，A11=1，均選中第二片，……。也就是說，8KRAM中的任一個存儲單元，都對應有2(20-13)=27

個地址，這種一個存儲單元出現(xiàn)多個地址的現(xiàn)象稱地址重疊。5.4主存儲器的連接與控制

從地址分布來看，這8KB存儲器實際上占用了CPU全部的空間（1MB）。每片2K×8的存儲芯片有1/4M=256K的地址重疊區(qū)。0000H00000H07FFH007FFH0FFFH00FFFH17FFH017FFH1FFFH01FFFH027FFH0800H1000H1800H00800H01000H01800H02000H0123012301232K2K2K2K2K2K2K2K8K×8存儲器1M×8存儲空間…8K8K5.4主存儲器的連接與控制

5.4.3主存儲器和CPU的連接1.主存和CPU之間的硬連接

主存與CPU的硬連接有3組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）。此時，把主存看作一個黑盒子，存儲器地址寄存器（MAR）和存儲器數(shù)據(jù)寄存器（MDR）是主存和CPU之間的接口。MAR可以接受來自程序計數(shù)器（PC）的指令地址或來自地址形成部件的操作數(shù)地址，以確定要訪問的單元。MDR是向主存寫入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件。MAR和MDR從功能上看屬于主存，但在小型計算機、微型計算機中常放在CPU內(nèi)。5.4主存儲器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMAR5.4主存儲器的連接與控制2.CPU對主存的基本操作

CPU與主存的硬連接是兩個部件之間聯(lián)系的物理基礎，而兩個部件之間還有軟連接，即CPU向主存發(fā)出的讀或?qū)懨?，這才是兩個部件之間有效工作的關鍵。

CPU對主存進行讀/寫操作時，首先CPU在地址總線上給出地址信號，然后發(fā)出相應的讀或?qū)懨睿⒃跀?shù)據(jù)總線上交換信息。5.4主存儲器的連接與控制(1)讀

讀操作是指從CPU送來的地址所指定的存儲單元中取出信息，再送給CPU，其操作過程是：

地址→MAR→ABCPU將地址信號送至地址總線

Read

CPU發(fā)讀命令

WaitforMFC

等待存儲器工作完成信號

((MAR))→DB→MDR

讀出信息經(jīng)數(shù)據(jù)總線送至CPU5.4主存儲器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR5.4主存儲器的連接與控制(2)寫

寫操作是指將要寫入的信息存入CPU所指定的存儲單元中，其操作過程是：

地址→MAR→ABCPU將地址信號送至地址總線

數(shù)據(jù)→MDR→DBCPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線

Write

CPU發(fā)寫命令

WaitforMFC

等待存儲器工作完成信號5.4主存儲器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR5.4主存儲器的連接與控制

由于CPU和主存的速度存在著差距，所以兩者之間的速度匹配是很關鍵的，通常有兩種匹配方式：同步存儲器讀取和異步存儲器讀取。上面給出的讀/寫基本操作是以異步