第7頁共7頁“微電子概論”試題（一）答案1.(20分)名詞解釋(1)半導(dǎo)體：簡單劃分方法是按照導(dǎo)電能力劃分。通常將導(dǎo)電能力在導(dǎo)體與絕緣體之間的一類材料稱為半導(dǎo)體，其電阻率一般在10-4～109Ω·cm范圍。(2)非平衡載流子：非平衡狀態(tài)下超出平衡載流子濃度的那一部分載流子電子和空穴稱為非平衡態(tài)載流子，記為Δn和Δp。(3)pn結(jié)內(nèi)建電勢：處于平衡狀態(tài)下的pn結(jié)存在一個空間電荷區(qū)，導(dǎo)致空間電荷區(qū)兩邊中性區(qū)之間存在電位差，稱為內(nèi)建電勢。(4)雙極晶體管的特征頻率：隨著工作頻率的增加，共射極雙極晶體管交流電流放大系數(shù)β將會降低。使得β下降為1的頻率稱為雙極晶體管的特征頻率。(5)場效應(yīng)器件的閾值電壓：使得場效應(yīng)器件開始形成溝道時在柵極上所加的電壓稱為場效應(yīng)器件的閾值電壓，記為VT(6)增強(qiáng)型MOSFET與耗盡型MOSFET：柵源電壓為零時不存在導(dǎo)電溝道，在柵極施加的電壓超過閾值電壓才能形成導(dǎo)電溝道的器件稱為增強(qiáng)型MOSFET。柵源電壓為零時已存在導(dǎo)電溝道的器件稱為增強(qiáng)型MOSFET。(7)EPROM與SRAM：EPROM表示可擦除可編程只讀存儲器（ErasableProgrammableROM，EPROM），掉電以后，存儲的數(shù)據(jù)保持，可以通過紫外光照方式擦除，通過編程器寫入數(shù)據(jù)，通常，寫入數(shù)據(jù)前需要先擦除；SRAM代表靜態(tài)隨機(jī)存儲器（StaticRAM），加電后可以隨機(jī)讀寫存儲器內(nèi)容，只要不掉電，存儲器內(nèi)容會一直保持，掉電后數(shù)據(jù)丟失的存儲器。其特點是訪問速度快，無需刷新。(8)IP核與IP軟核：IP核指一種預(yù)先設(shè)計好并且經(jīng)過驗證具有某種確定功能，能夠在設(shè)計中復(fù)用的集成電路部件。IP軟核是以HDL文本的形式提交給用戶的IP核，通常采用較高的抽象層次描述功能，經(jīng)過設(shè)計優(yōu)化和功能驗證，并提供電路實現(xiàn)指導(dǎo)。(9)Fabless公司與Chipless公司Fabless公司指沒有自建加工廠，而是通過代工廠進(jìn)行芯片加工的集成電路設(shè)計公司。Chipless公司指不提供芯片實物，提供IP核或者協(xié)議授權(quán)之類集成電路產(chǎn)品的集成電路設(shè)計公司。(10)單片集成電路（MonolithicIC）與混合集成電路（HybridIC）單片集成電路（MonolithicIC），又稱半導(dǎo)體集成電路，是指所有電子元器件在同一半導(dǎo)體材料上制作完成的集成電路?；旌霞呻娐罚℉ybridIC）是多個同種或者不同質(zhì)材的電子元器件貼裝在同一基板上，通過薄膜/厚膜連接的集成電路。2.(10分)(1)為什么本征半導(dǎo)體中空穴濃度等于電子濃度，并且本征載流子濃度隨著溫度的升高而急劇增加。(2)如何形成n型半導(dǎo)體？以n型半導(dǎo)體為例，說明什么是多數(shù)載流子和少數(shù)載流子？答：(1)本征半導(dǎo)體中由于熱激發(fā)作用使得價帶中的價電子躍遷到導(dǎo)帶成為自由電子，同時在價帶產(chǎn)生一個導(dǎo)電空穴，這就是說本征半導(dǎo)體中自由電子和空穴是成對產(chǎn)生的，因此空穴濃度等于電子濃度。隨著溫度的升高，熱激發(fā)作用更加劇烈，使得本征載流子濃度隨著溫度的升高而急劇增加。(2)在本征半導(dǎo)體中摻入施主雜質(zhì)原子就可以形成以電子導(dǎo)電為主的n型半導(dǎo)體。半導(dǎo)體中存在電子和空穴兩種載流子。通常這兩種載流子的濃度并不相等。濃度較高的載流子稱為多數(shù)載流子，濃度較低的載流子稱為少數(shù)載流子。對n型半導(dǎo)體，只要摻入的雜質(zhì)濃度不是太高，在室溫下，每個施主雜質(zhì)原子就能提供一個電子，而施主雜質(zhì)原子本身成為帶正電的雜質(zhì)離子。由于摻入施主雜質(zhì)原子只提供電子，并不會同時提供空穴，使得n型半導(dǎo)體中導(dǎo)電電子濃度明顯多于空穴濃度。因此n型半導(dǎo)體中自由電子是多數(shù)載流子，空穴是少數(shù)載流子。3.(10分)(1)什么是pn結(jié)擊穿？(2)對比說明雪崩擊穿和隧道擊穿的機(jī)理和特點。答：(1)pn結(jié)的反向電流基本保持不變。但是當(dāng)反偏電壓絕對值達(dá)到一定值時，隨著反偏電壓絕對值的增大出現(xiàn)反向電流急劇增加的現(xiàn)象，稱為pn結(jié)擊穿。(2)雪崩擊穿：反向偏置下，隨著反向偏壓的增加，勢壘區(qū)中電場會變得很強(qiáng)，使得電子和空穴在電場加速作用下具有足夠大的動能，與勢壘區(qū)內(nèi)原子發(fā)生碰撞時能把價鍵上的電子碰撞出來成為導(dǎo)電電子而同時產(chǎn)生一個空穴。新產(chǎn)生的電子、空穴在強(qiáng)電場加速作用下又會與晶格原子碰撞轟擊出導(dǎo)電電子和空穴……，這種載流子數(shù)迅速增加的現(xiàn)象稱為倍增效應(yīng)。如果這種連鎖反應(yīng)能夠無休止的發(fā)生，好比雪崩一樣，就會引起電流急劇向“無限大”增加，表現(xiàn)為擊穿。這種由于碰撞電離發(fā)展為“雪崩”導(dǎo)致的擊穿現(xiàn)象稱為雪崩擊穿。隧道擊穿：在一定的反偏電壓下，pn結(jié)能帶圖呈現(xiàn)如下圖所示特點，即ｐ區(qū)價帶頂高于ｎ區(qū)導(dǎo)帶底，這時ｐ區(qū)價帶電子與ｎ區(qū)導(dǎo)帶處于同一能量水平。然而，由于中間隔有禁帶，對應(yīng)存在一個深度為L的勢壘，使ｐ區(qū)價帶電子不能直接到達(dá)ｎ區(qū)導(dǎo)帶成為自由電子。但是根據(jù)量子力學(xué)中的隧穿機(jī)理，ｐ區(qū)價帶電子不需要外界提供附加能量，就能夠具有一定概率沿水平方向穿過禁帶到達(dá)ｎ區(qū)導(dǎo)帶，成為自由電子，參與導(dǎo)電。當(dāng)隧穿效應(yīng)達(dá)到一定程度后，導(dǎo)致ｎ區(qū)導(dǎo)帶出現(xiàn)大量自由電子，使電流急劇增大，表現(xiàn)為擊穿，稱為隧道擊穿。雪崩擊穿的溫度系數(shù)為正，即溫度增加，擊穿電壓增大。而對隧道擊穿，其溫度系數(shù)為負(fù)。4.(10分)下圖是長溝道增強(qiáng)型N溝MOSFET晶體管ID－VDS輸出特性曲線(1)在圖中標(biāo)識出截止區(qū)，(2)在VG=4V的曲線上標(biāo)示出線性區(qū)、過渡區(qū)、溝道夾斷點、飽和區(qū)、擊穿區(qū)。答：見下圖5.(10分)下圖是一個CMOS反相器電路圖以及相應(yīng)的集成電路芯片剖面圖。(1)在剖面圖中標(biāo)識出輸入和輸出端口in和out的位置，以及n阱、NFET、PFET、柵、源、漏區(qū)域。(2)列出與該剖面圖對應(yīng)的工藝流程答：(1)見下圖(2)主要工藝流程為：p型硅襯底圓片－生成n阱－生長場氧（確定有源區(qū)）－生長柵氧化層和制作（多晶硅）柵電極－制作pMOS晶體管－制作nMOS晶體管－生成引線接觸孔－形成互連線－形成表面鈍化層。6.(10分)(1)說明平面工藝中“選擇性摻雜”的含義和作用。(2)說明雙極工藝中“pn結(jié)隔離”與“溝槽隔離”的特點以及工藝實現(xiàn)流程。答：(1)平面工藝中“選擇性摻雜”是指通過氧化、光刻、摻雜工藝，在半導(dǎo)體材料中局部區(qū)域?qū)崿F(xiàn)摻雜。只要控制“選擇性摻雜”中的雜質(zhì)類型和雜質(zhì)濃度，通過“補(bǔ)償”作用，就可以改變半導(dǎo)體材料局部區(qū)域的導(dǎo)電類型，形成pn結(jié)。半導(dǎo)體器件生產(chǎn)過程中就是通過多次“選擇性摻雜”形成最終的晶體管和集成電路結(jié)構(gòu)。(2)“pn結(jié)隔離”與“溝槽隔離”晶體管結(jié)構(gòu)剖面圖如下所示：生長外延層后通過“氧化、隔離光刻、隔離摻雜”完成一次選擇性摻雜就完成pn結(jié)隔離。因此pn結(jié)隔離工藝簡單。但是由于隔離結(jié)深要穿透外延層導(dǎo)致橫向擴(kuò)散嚴(yán)重以及基區(qū)與隔離墻之間要求一定的間距，使得pn結(jié)隔離芯片面積較大。反偏pn結(jié)本身存在一定泄漏電流，使得隔離效果不太理想。生長外延層后通過“刻蝕溝槽、在凹槽的底面和側(cè)面生長氧化層、采用SiO2或者多晶硅填充凹槽、表面平坦化”就完成溝槽隔離。因此溝槽隔離工藝相對復(fù)雜，成本較高。但是溝槽隔離芯片面積較小，同時提高介質(zhì)隔離的效果也優(yōu)于pn結(jié)隔離。7.(10分)以框圖形式簡要說明典型運(yùn)算放大器的基本組成，并說明模擬集成電路中的“電路”設(shè)計特點。答：典型運(yùn)算放大器基本組成如下圖所示，包括差分輸入級、中間放大級、輸出驅(qū)動級和偏置電路4部分。其中，偏置電路為放大器提供參考電流；差分輸入級輸入信號，進(jìn)行初步放大，并具有抑制共模信號能力；中間放大級，具有較高放大倍數(shù)；輸出驅(qū)動級用于輸出驅(qū)動，具有較大電流驅(qū)動能力。模擬集成電路設(shè)計特點：模擬集成電路處理的信號是連續(xù)變化的模擬量電信號，除輸出級外，電路中的信號電平值較小，其器件多工作在小信號狀態(tài)，器件參數(shù)誤差會帶來較大的電路性能偏差，在設(shè)計中通常要針對不同模塊電路要求精心設(shè)計器件參數(shù)，有需要還要預(yù)留修調(diào)電路，在版圖設(shè)計中要考慮版圖對稱、啞元設(shè)計等，確保對稱電路的一致性。8.(10分)簡要說明專用集成電路設(shè)計中下面幾種設(shè)計方法的含義和特點：(1)門陣列設(shè)計方法；(2)可編程邏輯陣列設(shè)計方法；(3)可編程邏輯器件設(shè)計方法；答：(1)門陣列設(shè)計方法；門陣列是一種半定制集成電路實現(xiàn)方式，由晶體管作為最小單元重復(fù)排列而成，其設(shè)計使用半導(dǎo)體門陣列母片，根據(jù)電路功能和要求用掩膜版將所需的晶體管連接成邏輯門，進(jìn)而構(gòu)成所需要的電路。(2)可編程邏輯陣列設(shè)計方法；可編程邏輯陣列PLA是一種半定制集成電路實現(xiàn)方式，采用門陣列方式作為母片結(jié)構(gòu)，通過對陣列連接關(guān)系編程修改實現(xiàn)邏輯功能，進(jìn)而實現(xiàn)特定電路功能。(3)可編程邏輯器件設(shè)計方法；可編程邏輯器件PLD是一種半定制集成電路實現(xiàn)方式，采用多功能邏輯陣列宏單元構(gòu)成陣列單元構(gòu)建的可編程邏輯器件，分為EPLD和CPLD。9.(10分)(1)說明采用CAD技術(shù)完成模擬集成電路設(shè)計（直到版圖設(shè)計）的基本流程，并說明每一階段需要使用哪種類型的CAD軟件工具。(2)對比上述模擬集成電路設(shè)計流程，說明采用CAD技術(shù)完成數(shù)字電路系統(tǒng)設(shè)計的主要特點和差別。答：模擬集成電路設(shè)計（直到版圖設(shè)計）基本流程如圖：模擬集成電路設(shè)計過程中采用的CAD工具包括下述三大類軟件：設(shè)計輸入工具。用于協(xié)助設(shè)計電路原理圖以及每個元器件參數(shù)值，生成能夠進(jìn)行模擬的電路網(wǎng)表。電路模擬工具。根據(jù)預(yù)期的電路功能和指標(biāo)，通過仿真確定各元器件參數(shù)值或者在多種電路拓?fù)浣Y(jié)構(gòu)中選擇優(yōu)化方案，分析電路魯棒性與可靠性，仿真優(yōu)化功耗等指標(biāo)。版圖設(shè)計工具。以通過模擬分析的電路網(wǎng)表為基礎(chǔ)，自動生成對應(yīng)的電路版圖，或者提供便捷的版圖設(shè)計環(huán)境，協(xié)助手工版圖設(shè)計；完成版圖的設(shè)計規(guī)則檢查與LVS，生成版圖數(shù)