數(shù)字電子技術(shù)課件 3.3.1組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟_第1頁(yè)
數(shù)字電子技術(shù)課件 3.3.1組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟_第2頁(yè)
數(shù)字電子技術(shù)課件 3.3.1組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟_第3頁(yè)
數(shù)字電子技術(shù)課件 3.3.1組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟_第4頁(yè)
數(shù)字電子技術(shù)課件 3.3.1組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟_第5頁(yè)
已閱讀5頁(yè)，還剩1頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

精品系列微課建設(shè)《數(shù)字電子技術(shù)》課程組合邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟設(shè)計(jì)思路：基本步驟：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。分析設(shè)計(jì)要求并列出真值表→求最簡(jiǎn)輸出邏輯式→畫(huà)邏輯圖。首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的含義與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門(mén)電路類型的要求，將最簡(jiǎn)與或式變換為與門(mén)類型對(duì)應(yīng)的最簡(jiǎn)式。3.3

組合邏輯電路

的設(shè)計(jì)2組合邏輯電路的設(shè)計(jì)過(guò)程3ABC0100011110

1

1

1

0

0

0

0

１ＸABC0100011110

０

０

1

１

0

0

１

１ＹABC0100011110

1

０

1

0

0

1

１

0Z(3)將已得到的邏輯函數(shù)化簡(jiǎn)卡諾圖法

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論