2021年華中科技大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題1、某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)該是（）。A.23B.25C.50D.192、在對(duì)破壞性讀出的存儲(chǔ)器進(jìn)行讀/寫操作時(shí)，為維持原存信息不變，必須輔以的操作是（）。A.刷新B.再生C.寫保護(hù)D.主存校驗(yàn)3、假設(shè)在網(wǎng)絡(luò)中傳送采用偶校驗(yàn)碼，當(dāng)收到的數(shù)據(jù)位為10101010時(shí)，則可以得出結(jié)論（）A.傳送過程中未出錯(cuò)B.出現(xiàn)偶數(shù)位錯(cuò)C.出現(xiàn)奇數(shù)位錯(cuò)D.未出錯(cuò)或出現(xiàn)偶數(shù)位錯(cuò)4、常用的（n，k）海明碼中，冗余位的位數(shù)為（）。A.n+kB.n-kC.nD.k5、用海明碼對(duì)長度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)，則校驗(yàn)位數(shù)至少為（）。A.2B.3C.4D.56、下列關(guān)于總線說法中，正確的是（）I.使用總線結(jié)構(gòu)減少了信息傳輸量II.使用總線的優(yōu)點(diǎn)是數(shù)據(jù)信息和地址信息可以同時(shí)傳送III.使用總結(jié)結(jié)構(gòu)可以提高信息的傳輸速度IV.使用總線結(jié)構(gòu)可以減少信息傳輸線的條數(shù)A.I，II，IIIB.II，III，IVC.III，IVD.只有I7、下列有關(guān)總線定時(shí)的敘述中，錯(cuò)誤的是（）。A.異步通信方式中，全互鎖協(xié)議最慢B.異步通信方式中，非互鎖協(xié)議的可靠性最差C.同步通信方式中，同步時(shí)鐘信號(hào)可由各設(shè)備提供D.半同步通信方式中，握手信號(hào)的采樣由同步時(shí)鐘控制8、程序P在機(jī)器M上的執(zhí)行時(shí)間是20s，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPl增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。A.8.4sB.11.7sC.14sD.16.8s9、將高級(jí)語言源程序轉(zhuǎn)換為機(jī)器目標(biāo)代碼文件的程序是（）。A.匯編程序B.鏈接程序C.編譯程序D.解釋程序10、微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制方式叫作（）A.字段直接編碼B.字段間接編碼C.混合編碼D.直接編碼11、某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns，80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是）（）。A.90nsB.80nsC.70nsD.60ns12、下列關(guān)于各種尋址方式獲取操作數(shù)快慢的說法中，正確的是（）。I.立即尋址快于堆棧尋址Ⅱ.堆棧尋址快于寄存器尋址Ⅲ.寄存器一次間接尋址快于變址尋址Ⅳ.變址尋址快于一次間接尋址A.I、IVB.Ⅱ、ⅢC.I、Ⅲ、IVD.Ⅲ、Ⅳ13、在各種尋址方式中，指令的地址碼字段可能的情況有（）。I.寄存器編號(hào)Ⅱ.設(shè)備端口地址Ⅲ.存儲(chǔ)器的單元地址Ⅳ.數(shù)值A(chǔ).I、ⅡB.I、Ⅱ、ⅢC.I、ⅢD.I、Ⅱ、Ⅲ、IV14、在中斷周期，CPU主要完成以下工作（）。A.關(guān)中斷，保護(hù)斷點(diǎn)，發(fā)中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序入口地址B.開中斷，保護(hù)斷點(diǎn)，發(fā)中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序入口地址C.關(guān)中斷，執(zhí)行中斷服務(wù)程序D.開中斷，執(zhí)行中斷服務(wù)程序15、下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯(cuò)誤的是（）A.中斷I/O方式請(qǐng)求的是CPU處理時(shí)間，DMA方式請(qǐng)求的是總線使用權(quán)B.中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后C.中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備二、填空題16、RISC機(jī)器一定是_______CPU，但后者不一定是RISC機(jī)器，奔騰機(jī)屬于_______機(jī)器17、主存儲(chǔ)器容量通常以KB表示，其中K=______；硬盤容量通常以GB表示，其中G=______18、漢字的_______、_______、_______是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。19、不同機(jī)器有不同的_________RISC指令系統(tǒng)是_________指令系統(tǒng)的改進(jìn)。20、移碼表示法主要用于表示浮點(diǎn)數(shù)的_______碼，以利于比較兩個(gè)_______數(shù)的大小和進(jìn)行操作。21、在計(jì)算機(jī)術(shù)語中，將______和______和在一起稱為CPU，而將CPU和______合在一起稱為主機(jī)。22、奔騰CPU中L2級(jí)cache的內(nèi)容是_______的子集，而_______內(nèi)容又是L2級(jí)cache的子集。23、計(jì)算機(jī)軟件一般分為兩大類：一類叫________，另一類叫________操作系統(tǒng)屬于________類。24、RISC的中文含義是________，CISC的中文含義是________。25、DMA控制器訪采用以下三種方法：________、________、________三、名詞解釋題26、檢錯(cuò)碼：27、超流水線（Superpipelining）技術(shù)：28、段式管理：29、指令模擬：四、簡(jiǎn)答題30、說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。31、雙重分組跳躍進(jìn)位？32、什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？33、外圍設(shè)備的I/0控制方式分哪幾類？各具什么特點(diǎn)？五、計(jì)算題34、將下列十進(jìn)制數(shù)表示成浮點(diǎn)規(guī)格化數(shù)，階碼4位（包含一位階符），分別用補(bǔ)碼和移碼表示；尾數(shù)9位（包含一位數(shù)符），用補(bǔ)碼表示。1）27/64。2）-27/64。35、一個(gè)16K×16位的存儲(chǔ)器，有l(wèi)K×4位的DRAM芯片，內(nèi)部結(jié)構(gòu)由64×64構(gòu)成，試問：1）采用異步刷新方式，如果最大刷新間隔為2ms，則相鄰兩行之間的刷新間隔是多少？2）如果采用集中刷新方式，則存儲(chǔ)器刷新一遍最少用多少個(gè)存儲(chǔ)周期？設(shè)存儲(chǔ)器的存儲(chǔ)周期為0.5us，“死區(qū)”占多少時(shí)間？“死時(shí)間率”為多少（刷新周期為2ms）？36、某磁盤存儲(chǔ)器轉(zhuǎn)速為3000r/min，共有4個(gè)記錄面，5道/mm，每道記錄信息為12288B，最小磁道直徑為230mm，共有275道。試問：1）磁盤存儲(chǔ)器的容量是多少？2）最高位密度與最低位密度是多少？3）磁盤數(shù)據(jù)傳輸率是多少？4）平均等待時(shí)間是多少？5）給出一個(gè)磁盤地址格式方案。六、綜合題37、用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。38、采用微程序控制器的某計(jì)算機(jī)在微程序級(jí)采用兩級(jí)流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時(shí)進(jìn)行。假設(shè)微指令的執(zhí)行時(shí)間需要40ns，試問：1）若控制存儲(chǔ)器選用讀出時(shí)間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。2）若控制存儲(chǔ)器選用讀出時(shí)間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。39、設(shè)某機(jī)器共能完成120種操作，CPU共有8個(gè)通用寄存器，且寄存器都為12位。主存容量為16K字（機(jī)器采用按字尋址），采用寄存器-存儲(chǔ)器型指令。1）欲使指令可直接訪問主存的任意地址，指令字長應(yīng)取多少位？2）若在上述設(shè)計(jì)的指令字中設(shè)置一尋址特征位X，且X=0表示某個(gè)寄存器作為基址寄存器，試畫出指令格式。試問采用基址尋址可否訪問主存的任意單元？為什么？如不能，提出一種方案，使得指令可訪問主存的任意位置。3）若存儲(chǔ)字長等于指令字長，且主存容量擴(kuò)大到64K字，在不改變硬件結(jié)構(gòu)的前提下，可采用什么方法使得指令可訪問存儲(chǔ)器的任意位置。

參考答案一、選擇題1、D2、B3、D4、B5、C6、D7、C8、D9、C10、D、11、A12、C13、D14、A15、D二、填空題16、流水CISC17、21023018、輸入編碼（或輸入碼）內(nèi)碼（或機(jī)內(nèi)碼）字模碼19、指令系統(tǒng)CISC20、階碼指對(duì)階21、運(yùn)算器控制器存儲(chǔ)器22、主存L1級(jí)cache23、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件24、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)25、停止CPU訪問周期挪用DMA和CPU交替訪內(nèi)三、名詞解釋題26、檢錯(cuò)碼：能夠發(fā)現(xiàn)某些錯(cuò)誤或具有自動(dòng)糾錯(cuò)能力的數(shù)據(jù)編碼。27、超流水線（Superpipelining）技術(shù)：是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個(gè)時(shí)鐘周期內(nèi)一個(gè)功能部件被使用多次。28、段式管理：一種虛擬存儲(chǔ)器的管理方式，把虛擬存儲(chǔ)空間分成段，段的長度可以任意設(shè)定，并可以放大或縮小。29、指令模擬：在一種計(jì)算機(jī)上用軟件來解釋執(zhí)行另一種計(jì)算機(jī)的指令。四、簡(jiǎn)答題30、答：中斷向量地址和入口地址的區(qū)別：向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存中斷向量表表項(xiàng)地址編號(hào)，中斷入口地址是中斷服務(wù)程序首址。中斷向量地址和入口地址的聯(lián)系：中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。31、答：n位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時(shí)產(chǎn)生，大組與大組間的進(jìn)位串行傳送32、答：閃速存儲(chǔ)器是高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性，（2）廉價(jià)的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能.33、答：外圍設(shè)備的I/0控制方式分類及特點(diǎn)：（1）程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單（2）程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。（3）直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。（4）通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5）外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。五、計(jì)算題34、解析1）27/64=0.011011=0.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時(shí)：1，111：0.11011000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時(shí)：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時(shí)：1，11l；1.00101000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時(shí)：0.1l1：l.00101000。35、解析：不論采用何種刷新方式，刷新都是從單個(gè)芯片的存儲(chǔ)容量著手。1）采用異步刷新方式，在2ms時(shí)間內(nèi)把芯片的64行刷新一遍，相鄰兩行之間的刷新間隔=2ms/64=31.25μs，可取的刷新間隔為31μs。2）如果采用集中刷新方式，則存儲(chǔ)器刷新一遍最少用64個(gè)存儲(chǔ)周期，因?yàn)榇鎯?chǔ)器的存儲(chǔ)周期為0.5μs，則“死區(qū)”=0.5μs×64=32μs，“死時(shí)間率”=32μs/2000μs×100%=l.6%。36、解析：1）每道記永信息容最=12288B，每個(gè)記錄面信息容量=275×12288B.共有4個(gè)記求面，所以磁盤存儲(chǔ)器的容量=4×275×12288B=13516800B。2）假設(shè)最高位密度為D1（即最內(nèi)圈磁道的位密度），D1=每道信息量：內(nèi)圈圓周長=12288B：（π×最小磁道直徑）=17B/mm。假設(shè)最低位密度為D2（即最外圈磁道的位密度），最大磁道半徑=最小磁道半徑+（275÷5）=115mm+55mm=170mm.故D2=每道信息量÷外圈閱周長=12288B+（π×最小磁道直徑）=11.5B/mm.3）磁盤數(shù)據(jù)傳輸率C=轉(zhuǎn)速×每道信息容量，轉(zhuǎn)速r=3000/60r/s=50r/s.每道信息容量=12288B，故C=50×12288B=614400B/s4）平均等待時(shí)間=12r=12×50r/s5）磁盤地址格式為：柱面（磁道）號(hào)，磁頭（盤面）號(hào)，扇區(qū)號(hào)。因?yàn)槊總€(gè)記錄面有275個(gè)磁道，故磁道號(hào)占9位，又因?yàn)橛?個(gè)記錄面，故盤面號(hào)占2位。假定每個(gè)扇區(qū)記錄1024個(gè)字節(jié)，則需要1288B÷1024B=12個(gè)扇區(qū)，扇區(qū)號(hào)占4位.六、綜合題37、解析：所需芯片總數(shù)（64K×32）/（16K×16）=8片，因此存儲(chǔ)器可分為4個(gè)模塊（圖中用橢圓標(biāo)示出來了），每個(gè)模塊16K×32位，各模塊通過A15、A14進(jìn)行2-4譯碼38、解析：在執(zhí)行本條微指令的同時(shí)，預(yù)取下一條微指令。因?yàn)檫@兩個(gè)操作是在兩個(gè)完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的