AUTOHANDLER及測(cè)試基礎(chǔ)知識(shí)楊元明2011年3月29日

AUTOHANDLERAUTOHANDLER外形圖平面Lyout圖測(cè)試主界面TesterBOXTesterdockingpicture視頻

測(cè)試系統(tǒng)及基礎(chǔ)自動(dòng)測(cè)試--系統(tǒng)組成自動(dòng)測(cè)試系統(tǒng)組成動(dòng)檢測(cè)系統(tǒng)，通常包括以下幾個(gè)部分。

（1）控制器

（2）激勵(lì)信號(hào)源

（3）測(cè)量?jī)x器

（4）開關(guān)系統(tǒng)

（5）適配器

（6）人機(jī)接口

（7）檢測(cè)程序自動(dòng)測(cè)試系統(tǒng)組成自動(dòng)測(cè)試系統(tǒng)大體說來，它也是由微型計(jì)算機(jī)、通用硬件系統(tǒng)和軟件系統(tǒng)三部分組成。但是，第三代自動(dòng)測(cè)試系統(tǒng)主要體現(xiàn)以軟件控制、以功能組合方式實(shí)現(xiàn)的合成儀器自動(dòng)測(cè)試技術(shù)，以高速A/D、D/A和DSP芯片為基礎(chǔ)組成通用測(cè)試儀器硬件系統(tǒng)（即通用硬件部分，結(jié)構(gòu)如圖9-3所示），而測(cè)試/測(cè)量任務(wù)的實(shí)現(xiàn)以及系統(tǒng)升級(jí)完全依靠軟件來實(shí)現(xiàn)測(cè)試系統(tǒng)硬件組成軟件系統(tǒng)部分示意圖測(cè)試原理簡(jiǎn)要測(cè)試系統(tǒng)稱為ATE，由電子電路和機(jī)械硬件組成，是由同一個(gè)主控制器指揮下的電源、計(jì)量?jī)x器、信號(hào)發(fā)生器、模式（pattern）生成器和其他硬件項(xiàng)目的集合體，用于模仿被測(cè)器件將會(huì)在應(yīng)用中體驗(yàn)到的操作條件，以發(fā)現(xiàn)不合格的產(chǎn)品。

測(cè)試系統(tǒng)硬件由運(yùn)行一組指令（測(cè)試程序）的計(jì)算機(jī)控制，在測(cè)試時(shí)提供合適的電壓、電流、時(shí)序和功能狀態(tài)給被測(cè)器件（DUT)并監(jiān)測(cè)被測(cè)器件的響應(yīng)，對(duì)比每次測(cè)試的結(jié)果和預(yù)先設(shè)定的界限，做出pass或fail的判斷。DC子系統(tǒng)DC子系統(tǒng)包含有DPS（DevicePowerSupplies，器件供電單元）、RVS（ReferenceVoltageSupplies，參考電壓源）、PMU（PrecisionMeasurementUnit，精密測(cè)量單元）。DPS為被測(cè)器件的電源管腳提供電壓和電流；.基于PMU的開短路測(cè)試開短路測(cè)試（Open-ShortTest）用以確認(rèn)在器件測(cè)試時(shí)所有的信號(hào)引腳都與測(cè)試系統(tǒng)相應(yīng)的通道在電性能上完成了連接，并且沒有信號(hào)引腳與其他信號(hào)引腳、電源或地發(fā)生短路。

測(cè)試時(shí)間的長(zhǎng)短直接影響測(cè)試成本的高低，而減少平均測(cè)試時(shí)間的一個(gè)最好方法就是盡可能早地發(fā)現(xiàn)并剔除壞的芯片。Open-Short測(cè)試能快速檢測(cè)出DUT是否存在電性物理缺陷，如引腳短路、bondwire缺失、引腳的靜電損壞、以及制造缺陷等。

另外，在測(cè)試開始階段，Open-Short測(cè)試能及時(shí)告知測(cè)試機(jī)一些與測(cè)試配件有關(guān)的問題，如ProbeCard或器件的Socket沒有正確的連接。

.基于PMU的開短路測(cè)試—對(duì)地二極管測(cè)試下方連接到地的二極管，用PMU抽取大約-100uA的反向電流；設(shè)置電壓下限為-1.5V，低于-1.5V（如-3V）為開路；設(shè)置電壓上限為-0.2V，高于-0.2V（如-0.1V）為短路。此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及IO口），不能應(yīng)用于電源管腳如VDD和VSS.基于PMU的開短路測(cè)試—對(duì)地二極管基于PMU的開短路測(cè)試—電源二極管測(cè)試上方連接到電源的二極管，用PMU驅(qū)動(dòng)大約100uA的正向電流；設(shè)置電壓上限為1.5V，高于1.5V（如3V）為開路；設(shè)置電壓下限為0.2V，低于0.2V（如0.1V）為短路。此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及IO口），不能應(yīng)用于電源管腳如VDD和VSS.

電源類管腳結(jié)構(gòu)和信號(hào)類管腳不一樣，無法照搬上述測(cè)試方法。不過也可以測(cè)試其開路情形，如遵循已知的良品的測(cè)量值，直接去設(shè)置上下限。

基于PMU的開短路測(cè)試—電源二極管OpenshortdatalogDC測(cè)試

簡(jiǎn)要DC測(cè)試簡(jiǎn)要來講包含：1.open/short；2.leakagecurrent；3.operatingcurrent；4.VOH/IOH

：

VOH指器件輸出邏輯1時(shí)輸出管腳上需要保證的最低電壓（輸出電平的最小值）；IOH指器件輸出邏輯1時(shí)輸出管腳上的負(fù)載電流（為拉電流），測(cè)試目的

VOH/IOH測(cè)試實(shí)際上測(cè)量的是輸出管腳在輸出邏輯1時(shí)的電阻，此測(cè)試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOH條件下提供所定義的IOH電流。5.VOL/IOL：

VOL指器件輸出邏輯0時(shí)輸出管腳上需要壓制的最高電壓（輸出電平的最大值）；IOL指器件輸出邏輯0時(shí)輸出管腳上的負(fù)載電流（為灌電流），測(cè)試目的

VOL/IOL測(cè)試實(shí)際上測(cè)量的是輸出管腳在輸出邏輯0時(shí)的電阻，此測(cè)試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOL條件下吸收所定義的IOL電流。換句話說，器件的輸出管腳必須吃進(jìn)規(guī)格書定義的最小電流而保持正確的邏輯狀態(tài)。6.IDDGrossCurrent：

IDD的定義有很多，其中包括流過DraintoDrain（CMOSD極）的電流；DraintoGND的電流；Drain的leakage電流等等。普遍認(rèn)為最符合實(shí)際的定義應(yīng)該是：IDD的測(cè)試分動(dòng)態(tài)和靜態(tài)兩種電流，動(dòng)態(tài)IDD是器件在正常工作時(shí)，Drain對(duì)GND的漏電流，靜態(tài)IDD是器件在靜態(tài)時(shí)Drain對(duì)GND的漏電流，它的意義在于在Open-Short測(cè)試之后，盡早地挑選出功耗較大的電路，因?yàn)楣妮^大意味著器件存在結(jié)構(gòu)缺陷，或者已經(jīng)損壞。一般說來，器件的GrossIDD越大，其功耗越大。AC測(cè)試為了保證器件滿足時(shí)序規(guī)格，我們需要進(jìn)行AC參數(shù)測(cè)試，按照規(guī)格書設(shè)定時(shí)序參數(shù)和信號(hào)格式來進(jìn)行，通過運(yùn)行一段功能測(cè)試的向量序列實(shí)現(xiàn)AC參數(shù)的測(cè)試。

測(cè)試方法有二：一是在某個(gè)或多個(gè)功能測(cè)試時(shí)，將所有的AC時(shí)序參數(shù)設(shè)置為最差情形，和功能測(cè)試一并進(jìn)行。它可以很快地保證器件滿足設(shè)計(jì)規(guī)范，但是在有fail出現(xiàn)時(shí)無法直觀地顯示錯(cuò)誤的來源或原因。

另一方法則是單獨(dú)地進(jìn)行AC測(cè)試，逐一測(cè)試各個(gè)AC參數(shù)。比如測(cè)試數(shù)據(jù)總線建立時(shí)間（DBST），就將它設(shè)置為規(guī)格書定義的數(shù)值，而將其他參數(shù)放寬，運(yùn)行相應(yīng)的功能向量，如果測(cè)試fail，則我們馬上知道是數(shù)據(jù)總線建立時(shí)間導(dǎo)致。若結(jié)果pass，下一步則是將DBST放寬，測(cè)試另一參數(shù)。明顯，此方法可以為良率分析提供更多的信息，但是增加了測(cè)試時(shí)間。

AC測(cè)試1.建立時(shí)間（SetupTime）：建立時(shí)間指的是在參考信號(hào)達(dá)到一定電壓點(diǎn)（即參考信號(hào)使能）前，數(shù)據(jù)準(zhǔn)備好能保證被正確識(shí)別所需的最小時(shí)間。目的：保證輸入數(shù)據(jù)在參考信號(hào)有效前的最少時(shí)間里可以達(dá)到被正確讀?。╮eadorlatched）的狀態(tài)。只與輸入信號(hào)有關(guān)。

l

建立時(shí)間可以為負(fù)數(shù)（發(fā)生在參考信號(hào)之后）。2.保持時(shí)間：保持時(shí)間指的是參考信號(hào)到達(dá)一定電壓點(diǎn)（使能）后，為了保證讀取無誤，數(shù)據(jù)保持當(dāng)前狀態(tài)所必需持續(xù)的最小時(shí)間。目的：保證輸入數(shù)據(jù)在參考信號(hào)有效后的最少時(shí)間里維持可以被正確讀?。╮eadorlatched）的狀態(tài)。

l

只與輸入信號(hào)有關(guān)。

l

保持時(shí)間可以為負(fù)數(shù)（發(fā)生在參考信號(hào)之前）。AC測(cè)試3.傳輸延遲：傳輸延遲指的是一個(gè)信號(hào)的傳輸和另一個(gè)相關(guān)信號(hào)的傳輸之間的時(shí)間間隔，測(cè)量上以特定電壓點(diǎn)（如1.5V）為參考坐標(biāo)。多數(shù)傳輸延遲測(cè)試測(cè)量的都是輸入信號(hào)變化到相應(yīng)輸出信號(hào)反應(yīng)之間的時(shí)間間隔，有時(shí)兩個(gè)輸出信號(hào)之間的傳輸延遲也要測(cè)量，這會(huì)要求搜尋這兩個(gè)信號(hào)的相對(duì)位置。傳輸延遲測(cè)試也被稱為“臨界路徑測(cè)量”。

l

目的：保證輸出數(shù)據(jù)在參考信號(hào)有效后的特定的時(shí)間里反應(yīng)。

l

只與輸出信號(hào)有關(guān)。

l

傳輸延遲只可以為正數(shù)（發(fā)生在參考信號(hào)之后）。4.最小脈寬：最小脈寬通常包括兩個(gè)獨(dú)立參數(shù)，最小脈沖低時(shí)間（時(shí)鐘低寬度），脈沖可以（或必需）保持在邏輯0狀態(tài)的最小時(shí)間；

最小脈沖高時(shí)間（時(shí)鐘高寬度），脈沖可以（或必需）保持在邏輯1狀態(tài)的最小時(shí)間。

當(dāng)執(zhí)行測(cè)試需要移動(dòng)或調(diào)整某個(gè)控制沿時(shí)，確保和它有關(guān)系的所有時(shí)序沿依然保持有效，即滿足建立時(shí)間、保持時(shí)間以及傳輸延遲等要求。

l

目的：保證脈沖的邏輯低和邏輯高有效（能被其他信號(hào)識(shí)別）。

l

注意：改變控制沿時(shí)，應(yīng)保證與之有關(guān)的信號(hào)沿不受影響，或者作相應(yīng)改變。5.最高頻率：最高操作頻率的測(cè)試，某些時(shí)候也被稱為“全速測(cè)試”，包括測(cè)試器件在最高頻率下其相關(guān)參數(shù)是否仍然符合器件規(guī)格書的要求。執(zhí)行全速測(cè)試時(shí)，最短的建立和保持時(shí)間、最窄的脈沖寬度、最大的傳輸延遲都需要在最快的測(cè)試頻率下驗(yàn)證。因?yàn)樗凶畈畹臅r(shí)序條件都同時(shí)施加于器件，可能引起導(dǎo)致器件“失效”的附加測(cè)試噪聲，所以這項(xiàng)測(cè)試是相當(dāng)難以實(shí)施的，因而我們實(shí)施它之前需要仔細(xì)閱讀器件規(guī)格書，確保時(shí)序的正確。

同樣，當(dāng)執(zhí)行測(cè)試需要移動(dòng)或調(diào)整某個(gè)控制沿時(shí)，例如時(shí)鐘的上升沿，確保和它有關(guān)系的所有時(shí)序沿依然保持有效。目的：保證器件的最大操作頻率

l

注意：改變控制沿時(shí)，應(yīng)保證與之有關(guān)的信號(hào)沿不受影響，或者作相應(yīng)改變

l

全速測(cè)試可能會(huì)引起附加測(cè)試噪聲

AC測(cè)試6.輸出使能時(shí)間：輸出使能時(shí)間指的是輸出信號(hào)從高阻狀態(tài)切換到驅(qū)動(dòng)有效邏輯電平狀態(tài)所需的時(shí)間，測(cè)量上，從控制信號(hào)的控制沿有效開始，到輸出切換為有效邏輯的跳變沿結(jié)束。例如，tDOE（OutputEnabletoDataOutValid）是從OE信號(hào)由高變低開始直到所有的O0-O3管腳上讀到有效的邏輯電平的這段時(shí)間，如圖6-6。此項(xiàng)測(cè)試要求輸出連接到參考電壓設(shè)置為中間級(jí)邏輯電平（如2.0V）的負(fù)載端。

多數(shù)情況下，有效邏輯定義為VOL/VOH，但最好還是查閱一下器件的規(guī)格書以確認(rèn)參數(shù)正確。目的：確保在一定時(shí)間內(nèi)，輸出緩沖能正確地由高阻態(tài)轉(zhuǎn)換為打開狀態(tài)，并在控制信號(hào)起效的規(guī)定時(shí)間內(nèi)，驅(qū)動(dòng)輸出有效的邏輯電平。

l

只針對(duì)高阻態(tài)輸出管腳及雙向IO口。

l

測(cè)試結(jié)果只能是正值。

7.輸出失效時(shí)間：輸出失效時(shí)間與輸出使能時(shí)間相反，指的是輸出端從有效邏輯電平狀態(tài)切換到高阻狀態(tài)所需的時(shí)間，測(cè)量上，從控制信號(hào)的控制沿有效開始，到輸出端停止驅(qū)動(dòng)有效電平結(jié)束。例如，tHZOE（OutputEnableHightoOutputsHighZ）是從OE信號(hào)由低變高開始直到所有的O0-O3管腳上停止輸出有效的邏輯電平的這段時(shí)間，如圖6-7。

此項(xiàng)測(cè)試中，高阻態(tài)定義為獨(dú)立的輸出電平，指的是高于VOL而低于VOH的區(qū)段內(nèi)的任何電平。輸出必須連接到參考電壓設(shè)置為中間級(jí)邏輯電平（如2.0V）的負(fù)載端，輸出負(fù)載會(huì)在輸出緩沖關(guān)閉后將總線拉至無效電平狀態(tài)。同樣，參考器件規(guī)格書確定相關(guān)參數(shù)。目的：確保在控制信號(hào)起效的規(guī)定時(shí)間內(nèi)，輸出緩沖能正確地由打開狀態(tài)轉(zhuǎn)換為高阻態(tài)。

其它讀取&記錄

測(cè)試

讀取和記錄是指測(cè)量DC和AC參數(shù)值并將實(shí)測(cè)值保存到紙張頁(yè)面（通過一個(gè)打印機(jī)）或磁盤文件的一種測(cè)試風(fēng)格。我們可以通過這種類型的測(cè)試分析每個(gè)器件的精確性能。軍品規(guī)格器件往往需要這種風(fēng)格的測(cè)試?？梢酝ㄟ^測(cè)試系統(tǒng)的存儲(chǔ)器（datalogger）或系統(tǒng)窗口來報(bào)告這方面的資料。

Go-Nogo測(cè)試