11-PAGE高速磁編碼器數(shù)字處理電路系統(tǒng)的硬件設(shè)計案例1.1整體框架圖4-1硬件整體框架圖硬件部分主要構(gòu)成根據(jù)信號流向可以分為：TMR傳感器電路設(shè)計、濾波電路設(shè)計、數(shù)模轉(zhuǎn)換器ADC、主控模塊。TMR傳感器輸出兩對思路差分信號X+、X-、Y+、Y-，差分信號波形為正余弦波，頻率單位為赫茲到千赫茲級別，因此選擇無源低通濾波器進(jìn)行硬件濾波，濾波后的信號選擇用數(shù)模轉(zhuǎn)換器AD9226采集其中兩路正相信號后通過并行接口輸入主控模塊FPGA。1.1.1TMR傳感器電路設(shè)計TMR芯片選用MDT公司的TMR3004芯片，在TMR3004芯片上方放置一塊磁鐵以提供平行于芯片表面方向的工作磁場，芯片的雙軸輸出與磁場角度成正弦和余弦關(guān)系的電壓信號。TMR3004采用兩個獨特的推挽式惠斯通電橋結(jié)構(gòu)設(shè)計，每個惠斯通電橋包含四個高靈敏度TMR傳感元件，使得其輸出信號的最佳峰峰值可達(dá)工作電壓的90%，從而省去了許多應(yīng)用中所需要的外部信號放大處理電路，同時當(dāng)場在1KOe范圍內(nèi)變化時，保持了低的誤差。此外，獨特的TMR惠斯通電橋結(jié)構(gòu)有效地補償了傳感器的溫度漂移。TMR3004性能優(yōu)越，采用更小型LGA8封裝形式，尺寸僅為3.0mm×3.0mm×0.9mm【】。其性能參數(shù)有以下幾個方面：高場隧道磁電阻(TMR)技術(shù)；寬1k奧斯特場范圍，更好的的氣隙容忍性。優(yōu)良的抗外界干擾磁場能力；輸出信號大，無需放大電路；高精度、二維360°全角度量程；供電電壓范圍寬；響應(yīng)迅速，高實時性；優(yōu)秀的溫度穩(wěn)定性；LGA封裝，體積?。辉撔酒牡湫蛻?yīng)用還有非接觸式電位器、旋轉(zhuǎn)位置傳感器、閥門位置傳感器、旋鈕傳感器等。由于TMR3004芯片集成度高，而無需后續(xù)放大電路，因此傳感器電路中我們只需設(shè)計電源電路、電源濾波電路、防反接電路。由于原始信號傳感器的電路的輸出信號質(zhì)量至關(guān)重要，直接影響了后續(xù)電路的性能，因此我們需要盡可能減小輸出信號的噪聲，所以不能采用開關(guān)電源，而采用低壓差線性穩(wěn)壓器（lowdropoutregulator，LDO），最終我們選用AMS1117-3.3作為電源芯片，電路設(shè)計原理圖如圖4-1所示。圖4-2TMR傳感器電路原理圖1.1.2濾波電路設(shè)計本設(shè)計待測的電機轉(zhuǎn)速最高位10000rpm,轉(zhuǎn)化為TMR傳感器輸出的正余弦信號的頻率為166.6HZ，屬于低頻信號，因此我們需要設(shè)計一個低通濾波器來過濾傳感器信號中的噪音分量，以提升原始信號的質(zhì)量。低通濾波器的設(shè)計方案可以選擇有源低通濾波器和無源低通濾波器兩種，由于噪音分量分布范圍廣且大多處于中高頻率，因此此處我們設(shè)計截止頻率為500Hz，留有一定的余量，通帶增益設(shè)計為1，選擇rc無源低通濾波器方案來設(shè)計實現(xiàn)。設(shè)計原理圖如4-2所示。圖4-3rc無源低通濾波器原理圖1.1.3數(shù)模轉(zhuǎn)換器本設(shè)計對于數(shù)模轉(zhuǎn)換器的選型有一定的要求，由于實驗對于磁編碼器的運行速度有較高的要求，同時為了滿足一定的分辨率需要，因此優(yōu)先選擇高采樣率、并行輸出的、12位及以上的數(shù)模轉(zhuǎn)換器。AD9226是ADI公司的一款高速ADC芯片，有12位的精度，65Msps的理論最高采樣速率，實際速率能達(dá)到50Msps，采用單電源供電。內(nèi)置一個片內(nèi)高性能采樣保持放大器和基準(zhǔn)電壓源，AD9226使用具有專利輸入級和輸出糾錯邏輯的多級差分流水線結(jié)構(gòu)，以65MSPS數(shù)據(jù)速率提供12位精度。在整個工作溫度范圍內(nèi)保證沒有缺失代碼，成像和通信系統(tǒng)能夠方便地輸入AD9226的接口。通過輸入結(jié)構(gòu)，開發(fā)者可以選擇各種輸入范圍和偏移，包括單端應(yīng)用程序，動態(tài)性能優(yōu)異。采樣保持放大器（SHA）非常適合中頻欠采樣方案，例如在輸入頻率高達(dá)或遠(yuǎn)超過奈奎斯特頻率的單通道通信應(yīng)用中。AD9226有兩個重要的功能模式。一個能夠?qū)?shù)據(jù)格式設(shè)置為二進(jìn)制或二的補碼，第二個將使ADC不受時鐘占空比變化的影響【】。AD9226采用先進(jìn)的CMOS工藝制造，提供28引腳超薄緊縮小型封裝（28TSSOP）和48引腳超薄四方扁平封裝（48-LQFP），額定溫度范圍為-40°C至+85°C工業(yè)溫度范圍，AD9226具有較低的功耗大?。?75mw）和優(yōu)秀的信噪比（70dB）【】。圖4-4AD9226時序圖通過此時序圖可以得知我們無需對AD芯片進(jìn)行寄存器配置，只需我們提供輸入時鐘，AD9226就能開始數(shù)據(jù)采集，非常簡便。AD9226性能優(yōu)勢有以下幾個方面：低至475mW的功耗微分非線性：±0.5LSB單電源供電保證溫度范圍內(nèi)無失碼片內(nèi)采樣保持片內(nèi)基準(zhǔn)電壓源信納比（SINAD）：70dB無雜散動態(tài)范圍（SFDR）：與AD922xADC系列芯片引腳兼容超量程指示將AD9226配置為單端輸入模式，輸入范圍1-3V，在此模式下，基準(zhǔn)電壓為2V，電壓輸入范圍為1-3V。因此我們需要為其設(shè)計前段調(diào)理電路，調(diào)理電路的作用就是將輸入電壓進(jìn)行線性調(diào)整，使其滿足輸入端1-3V的輸入范圍。在調(diào)理電路中，我們選擇了高性能運算放大器AD8065,其具有高壓擺率、優(yōu)異的失真性能、極高的共模抑制比(?100dB)和低輸入失調(diào)電壓，最終模數(shù)轉(zhuǎn)換器模塊系統(tǒng)框圖如4-2所示。4-5模數(shù)轉(zhuǎn)換器模塊系統(tǒng)框圖AD9226最終輸出轉(zhuǎn)化關(guān)系如下： (1.1)其中，D是數(shù)字量輸出，VIN是傳感器輸入電壓。1.4主控模塊FPGA現(xiàn)場可編程門陣列（Afield-programmablegatearray,FPGA)是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點[20]【】，設(shè)計由客戶或設(shè)計師在制造后進(jìn)行配置，因此被稱為“現(xiàn)場可編程”。FPGA包含一個可編程邏輯塊陣列（arrayofprogrammablelogicblocks），以及一個“可重構(gòu)互連 ”層次結(jié)構(gòu)，允許塊（blocks）互相連接，就像許多可以在不同配置中相互連接的邏輯門一樣。邏輯塊可以配置成能夠執(zhí)行復(fù)雜功能的組合，或者簡單的邏輯門，例如與、異或等。在大部分FPGA中，邏輯塊還包括存儲器單元，這些單元可以是簡單的觸發(fā)器（flip-flops）或更完整的存儲模塊。FPGA可以通過重新編程以實現(xiàn)不同的邏輯功能電路，允許在計算機軟件中執(zhí)行靈活的可重配置計算。FPGA在嵌入式系統(tǒng)開發(fā)中有著顯著的作用，因為它們能夠同時啟動系統(tǒng)軟件和硬件。FPGA主要結(jié)構(gòu)分為6個部分，分別為可編程輸入、輸出單元(I/O單元)、內(nèi)部布線、時鐘網(wǎng)絡(luò)、邏輯單元、JTAG邊界掃描電路、存儲模塊。在系統(tǒng)設(shè)計之前，需要對FPGA芯片進(jìn)行選型。邏輯單元、存儲器、I/O口數(shù)量、鎖相環(huán)個數(shù)等參數(shù)是衡量一款FPGA微處理芯片性能好壞的關(guān)鍵參數(shù)，本論文采用ALTERA公司的CycloneIVE系列EP4CE6F17C8N芯片，芯片為BGA封裝，256個引腳。表4-1各型號FPGA芯片參數(shù)對比芯片EP4CE6EP4CE10EP4CE15EP4CE22EP4CE30邏輯單元627210320154082232028848內(nèi)存270414504594594乘法器1523566666鎖相環(huán)22444全局時鐘1010202020I/0數(shù)量179179343153532FPGA開發(fā)板選用黑金研發(fā)團(tuán)隊的AX301型號FPGA開發(fā)板，帶有JTAG接口，作用是將編譯好的程序SOF文件下載到FPGA中或把FLASH配置程序JIC文件下載到SPIFLASH，此外在使用Quartus開發(fā)環(huán)境中的邏輯分析儀SignalTapⅡ時的接口，開發(fā)板上搭載了一片SPIFLASH芯片M25P16，大小為16Mbit，該芯片采用3.3VCMOS電平標(biāo)準(zhǔn),替代了ALTERA的配置芯片EPCS16。該芯片具有非易失特性，在使用中，SPIFLASH可以作為FPGA系統(tǒng)的啟動鏡像。這些鏡像文件包括FPGA的JIC配置文件、應(yīng)用程序代碼以及其它的用戶數(shù)據(jù)文件【】，開發(fā)板板載了一片可用于數(shù)據(jù)緩存的SDRAM芯片HY57V2562GTR，大小為256Mbit。此外，A