數(shù)字電子技術(shù)基礎(chǔ)模擬卷_第1頁
數(shù)字電子技術(shù)基礎(chǔ)模擬卷_第2頁
數(shù)字電子技術(shù)基礎(chǔ)模擬卷_第3頁
數(shù)字電子技術(shù)基礎(chǔ)模擬卷_第4頁
數(shù)字電子技術(shù)基礎(chǔ)模擬卷_第5頁
已閱讀5頁,還剩3頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

數(shù)字電子技術(shù)基礎(chǔ)模擬卷1

一、單項(xiàng)選擇題

1.將十進(jìn)制數(shù)56轉(zhuǎn)換成8421BCD碼應(yīng)是:(D)

A.(56)10=(00111000)8421BCDB、(56)10=(00111001)8421BCD

C.(56)10=(01011000)8421BCDD.(56)10=(01010110)8421BCD

2.使晶體三極管工作于飽和區(qū)的電壓條件是:

(C)

A.發(fā)射結(jié)正偏,集電結(jié)反偏B、發(fā)射結(jié)反偏,集電結(jié)反偏

C.發(fā)射結(jié)正偏,集電結(jié)正偏D、發(fā)射結(jié)反偏,集電結(jié)正偏

3、只有當(dāng)兩個(gè)輸入變量的取值相同時(shí),輸出才為1,否則輸出為0,這種邏輯關(guān)

系叫做:(A)

A.同或區(qū)與非C.異或D.或非

4、在功能表中X的含義是:

(D)

A.表達(dá)高電平B、表達(dá)低電平

C.高低電平都不可以D.高低電平都可以

5、下列4個(gè)電路中能實(shí)現(xiàn)邏輯關(guān)系的是:(C)

ABCD

6.TTL門電路理論上的邏輯低電平為:(B)

A.OVB.O.3VC.1.4VD.1.8V

7、下列電路中不屬于時(shí)序邏輯電路的是:(B)

A.移位寄存器B.譯碼器C.隨機(jī)存取存儲(chǔ)器D.計(jì)數(shù)器

8、下列電路中無需外加觸發(fā)信號(hào)就能自動(dòng)產(chǎn)生方波信號(hào)的電路是:(A)

A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.RS觸發(fā)器

9、下面對(duì)時(shí)序邏輯電路的描述不對(duì)的的是:

(A)

A.時(shí)序電路中任一時(shí)刻的輸出信號(hào)僅取決于該時(shí)刻的輸入信號(hào)。

B.時(shí)序電路包含組合電路和存儲(chǔ)電路兩部分c

C.時(shí)序電路中的存儲(chǔ)電路是要記憶以前的狀態(tài),存儲(chǔ)電路可由觸發(fā)器組成。

D.時(shí)序電路一般分為兩大類:同步時(shí)序電路和異步時(shí)序電路

10、已知靜態(tài)RAM2114的存儲(chǔ)容量為1KX4位,若要擴(kuò)展存儲(chǔ)容量為4K

X8位,需要幾片2114

(C)

A.4片B.2片C.8片D.16片

11、己知邏輯函數(shù),則其反函數(shù)為:(D)

A.B、

C.D.

12、5G7520為10位集成數(shù)模轉(zhuǎn)換器,設(shè)參考電EVREF=10V,RF=R,當(dāng)輸入全

1時(shí),輸出電壓的絕對(duì)值為:(C)

A.B、C、D、

二、多項(xiàng)選擇題(在每小題的四

個(gè)備選答案中,選出至少兩個(gè)對(duì)的答案,并將其號(hào)碼分別填在題干的括號(hào)

內(nèi)。多選、少選、錯(cuò)選均無分。)

邏輯函數(shù)中,變量A、B、C取

哪些值時(shí),L的值為1。

(A)(B)()()

A.ABC取OilB.ABC取101C.ABC取000D.ABC取111

2、描述觸發(fā)器邏輯功能的方

法有:

(A)(B)(C)()

A.功能表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.驅(qū)動(dòng)表

3、比較下列幾個(gè)數(shù)的大小,

對(duì)的的結(jié)果是:

(B)(C)()()

A.(46)8>(39)10B.(2A)16>(39)10C.(101101)2>(39)

10

D.(2A)16>(101101)2

4、在下式中選出對(duì)的的邏輯代數(shù)公式:

(A)(B)(C)(

A.B.C.D.

三、門電路分析題。圖三中所有的門電路都為TTLn,寫出電路的輸出邏輯表

達(dá)式L1.L2.L3,并適當(dāng)化簡(jiǎn)。己知輸入波形ABC,試畫出各輸出的波形圖。

圖三

四、求解下列三題。

1.觸發(fā)器電路如圖四(a)所示,已知CP波形,試畫出Q1和Q2的波形。

設(shè)觸發(fā)器的初始狀態(tài)均為0。

cp_n^m_TL

2.觸發(fā)器電路如圖四(b)所示,已知CP和A的波形,試畫出Q

的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。

Q

CP_I_I_I_I_I_I_I_

人「J---------------J"

圖四(b)

3.用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏

輯函數(shù):

規(guī)定:畫出卡諾圖,在圖四(C)所示的

8選1數(shù)據(jù)選擇器的邏輯符號(hào)上直接連線。

圖四(C)

參考答案:

3.作出函數(shù)的卡諾圖:

B

畫出連線圖:

yY

74151

GA2AtAf.DGBDQDIDD)

Hn??up口,。

ABC---------------------------1

五、設(shè)計(jì)題。在舉重比賽中,有A.B.C三名裁判,其中A為主裁判,B.C為副裁

判,當(dāng)主裁判和一名以上(涉及一名)副裁判認(rèn)為運(yùn)動(dòng)員上舉合格后,才可發(fā)出

合格信號(hào)。試設(shè)計(jì)該邏輯電路。

規(guī)定:(1)列出真值表,(2)用卡諾圖化簡(jiǎn),(3)用與非門畫出邏輯圖。

(1)參考答案:

列出真值表:

真值表

(2)用卡諾圖化簡(jiǎn):

得簡(jiǎn)化的邏輯表達(dá)式:

(3)將表達(dá)式轉(zhuǎn)換為與非一與非表達(dá)式:

畫出邏輯圖:(4分)

六、時(shí)序電路分析題。計(jì)數(shù)器電路如圖六所示。寫出電路的輸出方程、各觸

發(fā)器的驅(qū)動(dòng)方程、次態(tài)方程(狀態(tài)方程),畫出電路的狀態(tài)轉(zhuǎn)換表和時(shí)序圖(不

需分析自啟動(dòng)),說明電路是幾進(jìn)制計(jì)數(shù)器。

圖六

(1)參考答案:

驅(qū)動(dòng)方程:

JQ-QlK0=1

Ji=Q。K\=Q.

4=0必K?=l

狀態(tài)方程:

盤田=4欣+用名=運(yùn)"

Q「=4還+KQ;=Q;a+她T=2;十Q;

。2'==透+瓦。;=。2透

輸出方程:

Y=Q2

狀態(tài)轉(zhuǎn)換表:

現(xiàn)態(tài)次態(tài)輸出

11

e:Q;CoererY

00000i0

0

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論