計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)期末考試題目含答案一、單項(xiàng)選擇題（每題2分，共20分）1.以下哪種計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)屬于單指令流多數(shù)據(jù)流（SIMD）結(jié)構(gòu)？（）A.傳統(tǒng)的馮·諾依曼計(jì)算機(jī)B.陣列處理機(jī)C.多處理機(jī)系統(tǒng)D.分布式計(jì)算機(jī)系統(tǒng)答案：B。解析：陣列處理機(jī)是典型的單指令流多數(shù)據(jù)流（SIMD）結(jié)構(gòu)，它在同一指令的控制下對(duì)多個(gè)數(shù)據(jù)進(jìn)行并行處理；傳統(tǒng)馮·諾依曼計(jì)算機(jī)是單指令流單數(shù)據(jù)流（SISD）結(jié)構(gòu)；多處理機(jī)系統(tǒng)和分布式計(jì)算機(jī)系統(tǒng)屬于多指令流多數(shù)據(jù)流（MIMD）結(jié)構(gòu)。2.指令執(zhí)行過程中，在（）階段從指令cache中讀取指令。A.取指B.譯碼C.執(zhí)行D.寫回答案：A。解析：取指階段的主要任務(wù)就是從指令cache或主存中讀取指令。譯碼階段是對(duì)取出的指令進(jìn)行譯碼分析；執(zhí)行階段是根據(jù)譯碼結(jié)果執(zhí)行指令；寫回階段是將執(zhí)行結(jié)果寫回寄存器或主存。3.流水線中，由于相鄰指令之間存在數(shù)據(jù)依賴關(guān)系而導(dǎo)致的停頓稱為（）。A.結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān)C.控制相關(guān)D.資源相關(guān)答案：B。解析：數(shù)據(jù)相關(guān)是指相鄰指令之間存在數(shù)據(jù)依賴關(guān)系，例如一條指令需要使用前一條指令的運(yùn)算結(jié)果，若前一條指令未完成寫回操作，后一條指令就會(huì)因?yàn)閿?shù)據(jù)未準(zhǔn)備好而停頓；結(jié)構(gòu)相關(guān)是指因硬件資源沖突導(dǎo)致的停頓；控制相關(guān)是指由于轉(zhuǎn)移指令等控制指令導(dǎo)致的流水線停頓；資源相關(guān)與結(jié)構(gòu)相關(guān)類似，主要強(qiáng)調(diào)資源競爭導(dǎo)致的問題。4.以下關(guān)于高速緩沖存儲(chǔ)器（cache）的說法，錯(cuò)誤的是（）。A.cache是一種高速的半導(dǎo)體存儲(chǔ)器B.cache的作用是緩解CPU和主存之間的速度差異C.cache的命中率越高，系統(tǒng)性能越好D.cache的容量越大，命中率一定越高答案：D。解析：cache是高速的半導(dǎo)體存儲(chǔ)器，其主要作用是緩解CPU和主存之間的速度差異，提高系統(tǒng)性能。一般來說，cache命中率越高，系統(tǒng)性能越好。但是cache容量越大，命中率并不一定越高，命中率還與程序的局部性原理等因素有關(guān)，當(dāng)cache容量增加到一定程度后，命中率的提升會(huì)變得不明顯。5.采用虛擬存儲(chǔ)器的主要目的是（）。A.提高主存的存取速度B.擴(kuò)大主存的存儲(chǔ)空間C.提高外存的存取速度D.擴(kuò)大外存的存儲(chǔ)空間答案：B。解析：虛擬存儲(chǔ)器通過將主存和外存結(jié)合使用，為用戶提供了一個(gè)比實(shí)際主存大得多的邏輯地址空間，主要目的是擴(kuò)大主存的存儲(chǔ)空間；它并不能直接提高主存或外存的存取速度。6.在組相聯(lián)映射的cache中，主存中的一個(gè)塊可以映射到cache中的（）。A.一個(gè)特定的行B.任意一行C.一組中的任意一行D.所有行答案：C。解析：組相聯(lián)映射是直接映射和全相聯(lián)映射的一種折衷方案。在組相聯(lián)映射中，主存中的一個(gè)塊可以映射到cache中特定組內(nèi)的任意一行。7.以下哪種總線結(jié)構(gòu)適用于分布式系統(tǒng)？（）A.單總線結(jié)構(gòu)B.雙總線結(jié)構(gòu)C.三總線結(jié)構(gòu)D.多總線結(jié)構(gòu)答案：D。解析：多總線結(jié)構(gòu)可以根據(jù)不同的功能和設(shè)備需求，將系統(tǒng)劃分為多個(gè)總線，適用于分布式系統(tǒng)等復(fù)雜的計(jì)算機(jī)系統(tǒng)；單總線結(jié)構(gòu)簡單但容易產(chǎn)生總線沖突；雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)主要用于傳統(tǒng)的計(jì)算機(jī)系統(tǒng)，以提高系統(tǒng)性能和數(shù)據(jù)傳輸效率。8.超標(biāo)量處理器是指（）。A.能同時(shí)執(zhí)行多條指令的處理器B.具有多個(gè)處理核心的處理器C.指令流水線級(jí)數(shù)較多的處理器D.能同時(shí)處理多個(gè)任務(wù)的處理器答案：A。解析：超標(biāo)量處理器通過在一個(gè)時(shí)鐘周期內(nèi)同時(shí)發(fā)射多條指令并執(zhí)行，以提高處理器的指令執(zhí)行效率；具有多個(gè)處理核心的處理器是多核處理器；指令流水線級(jí)數(shù)較多并不等同于超標(biāo)量處理器；能同時(shí)處理多個(gè)任務(wù)的處理器可以是支持多任務(wù)處理的系統(tǒng)，但不一定是超標(biāo)量處理器。9.以下關(guān)于多處理機(jī)系統(tǒng)的說法，正確的是（）。A.多處理機(jī)系統(tǒng)中的處理器必須是同構(gòu)的B.多處理機(jī)系統(tǒng)的主要目的是提高系統(tǒng)的可靠性C.多處理機(jī)系統(tǒng)的任務(wù)分配比單處理機(jī)系統(tǒng)更簡單D.多處理機(jī)系統(tǒng)可以實(shí)現(xiàn)并行處理，提高系統(tǒng)性能答案：D。解析：多處理機(jī)系統(tǒng)可以由多個(gè)處理器組成，這些處理器可以是同構(gòu)的也可以是異構(gòu)的。其主要目的是通過并行處理提高系統(tǒng)性能，而不是單純提高系統(tǒng)的可靠性。多處理機(jī)系統(tǒng)的任務(wù)分配比單處理機(jī)系統(tǒng)更復(fù)雜，需要考慮處理器的負(fù)載平衡等問題。10.以下哪種并行性級(jí)別最高？（）A.指令內(nèi)部并行B.指令級(jí)并行C.線程級(jí)并行D.進(jìn)程級(jí)并行答案：D。解析：并行性級(jí)別從低到高依次為指令內(nèi)部并行、指令級(jí)并行、線程級(jí)并行和進(jìn)程級(jí)并行。進(jìn)程級(jí)并行涉及多個(gè)獨(dú)立的進(jìn)程同時(shí)運(yùn)行，并行性級(jí)別最高。二、填空題（每題2分，共20分）1.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究的是計(jì)算機(jī)系統(tǒng)的________和各組成部分的相互關(guān)系。答案：軟、硬件的界面2.指令流水線的基本思想是將指令的執(zhí)行過程分解為多個(gè)________，每個(gè)階段由專門的硬件來完成。答案：子過程3.cache的映射方式主要有直接映射、________和組相聯(lián)映射。答案：全相聯(lián)映射4.虛擬存儲(chǔ)器的地址空間分為邏輯地址空間和________地址空間。答案：物理5.總線仲裁方式主要有集中式仲裁和________仲裁兩種。答案：分布式6.多處理機(jī)系統(tǒng)中，處理器之間的通信方式主要有共享存儲(chǔ)器通信和________通信。答案：消息傳遞7.并行性可以分為時(shí)間并行和________并行。答案：空間8.為了解決指令相關(guān)問題，常用的方法有________和硬件阻塞。答案：指令調(diào)度9.計(jì)算機(jī)系統(tǒng)的性能指標(biāo)主要包括________、吞吐量和響應(yīng)時(shí)間等。答案：主頻（或時(shí)鐘頻率）10.指令系統(tǒng)的設(shè)計(jì)需要考慮指令的________、規(guī)整性、高效率和兼容性等因素。答案：完備性三、簡答題（每題10分，共30分）1.簡述計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)之間的關(guān)系。答案：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)是三個(gè)不同但又相互關(guān)聯(lián)的概念。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是指計(jì)算機(jī)系統(tǒng)中軟、硬件的界面，即機(jī)器語言程序員或編譯程序編寫者所看到的傳統(tǒng)機(jī)器的屬性，包括指令系統(tǒng)、數(shù)據(jù)表示、尋址方式、寄存器組織、中斷系統(tǒng)等。它主要關(guān)注計(jì)算機(jī)系統(tǒng)的功能特性和邏輯結(jié)構(gòu)。計(jì)算機(jī)組成是指計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包括機(jī)器內(nèi)部的數(shù)據(jù)流和控制流的組成以及邏輯設(shè)計(jì)等。它研究如何實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)所規(guī)定的功能，例如如何設(shè)計(jì)CPU的運(yùn)算器、控制器等部件，如何組織存儲(chǔ)器和總線等。計(jì)算機(jī)實(shí)現(xiàn)是指計(jì)算機(jī)組成的物理實(shí)現(xiàn)，包括處理機(jī)、主存等部件的物理結(jié)構(gòu)，器件的集成度和速度，模塊、插件、底板的劃分與連接，信號(hào)傳輸，電源、冷卻及裝配等技術(shù)。三者的關(guān)系是：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是計(jì)算機(jī)系統(tǒng)的抽象描述，它決定了計(jì)算機(jī)系統(tǒng)的基本功能和性能要求；計(jì)算機(jī)組成是在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行具體的邏輯設(shè)計(jì)，以實(shí)現(xiàn)系統(tǒng)結(jié)構(gòu)所規(guī)定的功能；計(jì)算機(jī)實(shí)現(xiàn)則是將計(jì)算機(jī)組成的邏輯設(shè)計(jì)轉(zhuǎn)化為實(shí)際的物理硬件。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)對(duì)計(jì)算機(jī)組成和實(shí)現(xiàn)具有指導(dǎo)作用，而計(jì)算機(jī)組成和實(shí)現(xiàn)則是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的具體體現(xiàn)和實(shí)現(xiàn)手段。2.說明cache的工作原理，并分析影響cache命中率的因素。答案：cache的工作原理：cache是位于CPU和主存之間的高速緩沖存儲(chǔ)器。當(dāng)CPU要訪問主存中的數(shù)據(jù)時(shí)，首先會(huì)在cache中查找該數(shù)據(jù)。如果該數(shù)據(jù)在cache中，即發(fā)生cache命中，CPU可以直接從cache中讀取數(shù)據(jù)，從而大大提高了數(shù)據(jù)的訪問速度；如果該數(shù)據(jù)不在cache中，即發(fā)生cache缺失，此時(shí)CPU需要從主存中讀取該數(shù)據(jù)，并將該數(shù)據(jù)所在的塊從主存復(fù)制到cache中，同時(shí)更新cache的相關(guān)信息，以便后續(xù)可能的再次訪問。影響cache命中率的因素主要有以下幾個(gè)方面：（1）cache的容量：一般來說，cache容量越大，能夠存儲(chǔ)的數(shù)據(jù)塊越多，命中率可能會(huì)越高。但當(dāng)容量增加到一定程度后，命中率的提升會(huì)變得不明顯。（2）cache的塊大小：塊大小會(huì)影響cache的命中率。如果塊太小，可能會(huì)導(dǎo)致頻繁的cache缺失；如果塊太大，可能會(huì)導(dǎo)致cache中存儲(chǔ)了一些不必要的數(shù)據(jù)，也會(huì)影響命中率。（3）映射方式：不同的映射方式對(duì)cache命中率有影響。直接映射方式簡單但容易產(chǎn)生沖突，全相聯(lián)映射方式命中率高但實(shí)現(xiàn)成本高，組相聯(lián)映射是一種折衷方案。（4）替換策略：當(dāng)cache滿時(shí)，需要選擇一個(gè)塊進(jìn)行替換。不同的替換策略（如隨機(jī)替換、先進(jìn)先出（FIFO）、最近最少使用（LRU）等）對(duì)命中率有不同的影響。LRU策略通常能獲得較高的命中率。（5）程序的局部性原理：程序的局部性包括時(shí)間局部性和空間局部性。時(shí)間局部性是指程序在一段時(shí)間內(nèi)會(huì)多次訪問同一數(shù)據(jù)或指令；空間局部性是指程序在訪問一個(gè)數(shù)據(jù)或指令時(shí)，會(huì)傾向于訪問其附近的數(shù)據(jù)或指令。程序的局部性越好，cache命中率越高。3.簡述流水線技術(shù)的特點(diǎn)和存在的問題。答案：流水線技術(shù)的特點(diǎn)：（1）提高指令執(zhí)行效率：流水線將指令的執(zhí)行過程分解為多個(gè)階段，每個(gè)階段可以并行工作，使得在同一時(shí)間內(nèi)可以有多個(gè)指令處于不同的執(zhí)行階段，從而提高了指令的執(zhí)行效率，縮短了程序的執(zhí)行時(shí)間。（2）提高處理器的吞吐量：通過流水線技術(shù)，處理器可以在單位時(shí)間內(nèi)執(zhí)行更多的指令，提高了系統(tǒng)的吞吐量。（3）硬件利用率高：流水線中的各個(gè)功能部件可以在不同的指令執(zhí)行過程中持續(xù)工作，提高了硬件資源的利用率。流水線技術(shù)存在的問題：（1）流水線相關(guān)問題：包括數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)和控制相關(guān)。數(shù)據(jù)相關(guān)是指相鄰指令之間存在數(shù)據(jù)依賴關(guān)系，可能導(dǎo)致流水線停頓；結(jié)構(gòu)相關(guān)是指由于硬件資源沖突導(dǎo)致的停頓；控制相關(guān)是指由于轉(zhuǎn)移指令等控制指令導(dǎo)致的流水線停頓。（2）流水線冒險(xiǎn)：流水線冒險(xiǎn)是指由于流水線相關(guān)問題導(dǎo)致的流水線不能正常工作的情況。例如，在數(shù)據(jù)相關(guān)時(shí)，如果沒有采取有效的解決措施，后續(xù)指令可能會(huì)使用到錯(cuò)誤的數(shù)據(jù)。（3）流水線深度的限制：雖然增加流水線的級(jí)數(shù)可以提高指令的并行度，但流水線級(jí)數(shù)過多會(huì)增加流水線的延遲和硬件成本，同時(shí)也會(huì)增加流水線相關(guān)問題的復(fù)雜度。（4）異常處理復(fù)雜：當(dāng)發(fā)生異常（如中斷、溢出等）時(shí)，需要對(duì)流水線進(jìn)行清空和恢復(fù)操作，這會(huì)增加異常處理的復(fù)雜度和時(shí)間開銷。四、計(jì)算題（每題15分，共30分）1.已知某計(jì)算機(jī)系統(tǒng)的主頻為2GHz，執(zhí)行某程序時(shí)，該程序共包含10^6條指令，其中算術(shù)邏輯指令占60%，訪存指令占30%，控制指令占10%。算術(shù)邏輯指令的CPI（每條指令執(zhí)行的時(shí)鐘周期數(shù)）為1，訪存指令的CPI為3，控制指令的CPI為5。計(jì)算該程序的執(zhí)行時(shí)間。答案：首先，分別計(jì)算不同類型指令的數(shù)量：算術(shù)邏輯指令數(shù)量：\(10^6\times60\%=6\times10^5\)條訪存指令數(shù)量：\(10^6\times30\%=3\times10^5\)條控制指令數(shù)量：\(10^6\times10\%=1\times10^5\)條然后，計(jì)算不同類型指令的總時(shí)鐘周期數(shù)：算術(shù)邏輯指令的總時(shí)鐘周期數(shù)：\(6\times10^5\times1=6\times10^5\)個(gè)時(shí)鐘周期訪存指令的總時(shí)鐘周期數(shù)：\(3\times10^5\times3=9\times10^5\)個(gè)時(shí)鐘周期控制指令的總時(shí)鐘周期數(shù)：\(1\times10^5\times5=5\times10^5\)個(gè)時(shí)鐘周期接著，計(jì)算該程序的總時(shí)鐘周期數(shù)：總時(shí)鐘周期數(shù)\(T_{cycle}=6\times10^5+9\times10^5+5\times10^5=2\times10^6\)個(gè)時(shí)鐘周期已知主頻\(f=2GHz=2\times10^9Hz\)，根據(jù)時(shí)鐘周期\(T=\frac{1}{f}\)，可得時(shí)鐘周期\(T=\frac{1}{2\times10^9}s\)最后，計(jì)算程序的執(zhí)行時(shí)間\(T_{exec}\)：\(T_{exec}=T_{cycle}\timesT=2\times10^6\times\frac{1}{2\times10^9}s=1\times10^{3}s=1ms\)所以，該程序的執(zhí)行時(shí)間為1毫秒。2.有一個(gè)32KB的cache，采用4路組相聯(lián)映射，塊大小為32B。主存容量為1GB。（1）計(jì)算cache的組數(shù)。（2）寫出主存地址的格式，并計(jì)算各字段的位數(shù)。答案：（1）計(jì)算cache的組數(shù)：已知cache容量\(C=32KB=2^{15}B\)，塊大小\(b=32B=2^5B\)，相聯(lián)度\(n=4\)。cache的組數(shù)\(G=\frac{C}{b\timesn}=\frac{2^{15}}{2^5\times4}=\frac{2^