【MOOC答案】《數(shù)字電子技術(shù)基礎(chǔ)》(華中科技大學(xué))章節(jié)作業(yè)慕課答案

有些題目順序不一致，下載后按鍵盤ctrl+F進(jìn)行搜索第1章數(shù)字邏輯概論第1章數(shù)字邏輯概論測驗題1.單選題：8位二進(jìn)制補(bǔ)碼(11111111)B所對應(yīng)的十進(jìn)制數(shù)真實值是。

選項：

A、127

B、256

C、255

D、-1

答案：【-1】2.單選題：8位無符號二進(jìn)制數(shù)(11111111)B所對應(yīng)的十進(jìn)制數(shù)是。

選項：

A、127

B、256

C、255

D、-1

答案：【255】3.單選題：將十六進(jìn)制數(shù)(4E.C)H轉(zhuǎn)換成二進(jìn)制數(shù)是。

選項：

A、01001110.0110

B、01001110.11

C、11100100.11

D、01001110.0011

答案：【01001110.11】4.單選題：用8位二進(jìn)制補(bǔ)碼計算–121–29時，所得結(jié)果產(chǎn)生溢出，若出現(xiàn)溢出，解決辦法是只有進(jìn)行位擴(kuò)展。

選項：

A、不會

B、會

C、不確定

D、可能不會

答案：【會】5.單選題：用8位二進(jìn)制補(bǔ)碼計算12+21所得結(jié)果為

選項：

A、01011111

B、00010111

C、00100001

D、10101100

答案：【00100001】6.單選題：帶符號二進(jìn)制補(bǔ)碼01011001和11010011所表示的十進(jìn)制數(shù)分別為

選項：

A、89，–90

B、39，–90

C、89，–45

D、39，–45

答案：【89，–45】7.單選題：十進(jìn)制數(shù)–10的8位帶符號二進(jìn)制數(shù)的原碼及補(bǔ)碼表示分別是

選項：

A、11110101，11110110

B、10001010，11110110

C、10001010，11110101

D、10000101，11110110

答案：【10001010，11110110】8.單選題：將十六進(jìn)制數(shù)(36.D)H轉(zhuǎn)換成十進(jìn)制數(shù)是

選項：

A、36.13

B、54.13

C、36.8125

D、54.8125

答案：【54.8125】9.單選題：將二進(jìn)制數(shù)(101.101)B轉(zhuǎn)換成八進(jìn)制數(shù)是

選項：

A、5.5

B、5.625

C、5.25

D、5.75

答案：【5.5】10.單選題：將二進(jìn)制數(shù)(101001101100)B轉(zhuǎn)換成十六進(jìn)制數(shù)是

選項：

A、A6B

B、A6C

C、A6D

D、E3B

答案：【A6C】11.單選題：將二進(jìn)制數(shù)(101101.11)B轉(zhuǎn)換成十進(jìn)制數(shù)是

選項：

A、45.3

B、45.75

C、46.75

D、48.75

答案：【45.75】12.單選題：字符Y的ASCII碼的十六進(jìn)制數(shù)表示為

選項：

A、4D

B、59

C、4F

D、79

答案：【59】13.單選題：十進(jìn)制數(shù)8的5421BCD碼表示為。

選項：

A、1000

B、1110

C、1011

D、1010

答案：【1011】14.單選題：將一個八進(jìn)制數(shù)寫成（803.64），對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】15.單選題：字符S的ASCII碼值（1010011）在最高位設(shè)置奇校驗位后，它的二進(jìn)制表示為11010011，對嗎？

選項：

A、正確

B、錯誤

答案：【正確】16.單選題：格雷碼10110轉(zhuǎn)換為二進(jìn)制碼后是11011，對嗎？

選項：

A、正確

B、錯誤

答案：【正確】17.單選題：8位二進(jìn)制補(bǔ)碼所表示的數(shù)值范圍為–256~+255，對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】18.單選題：十進(jìn)制數(shù)–25的8位二進(jìn)制補(bǔ)碼表示為(11100111)B，對嗎？

選項：

A、正確

B、錯誤

答案：【正確】19.單選題：無符號二進(jìn)制數(shù)1001和0101的乘積等于(101101)B，對嗎？

選項：

A、正確

B、錯誤

答案：【正確】20.單選題：無符號二進(jìn)制數(shù)1001和0011的差等于0110，對嗎？

選項：

A、正確

B、錯誤

答案：【正確】21.單選題：將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，整數(shù)部分和小數(shù)部分需要分開進(jìn)行。整數(shù)部分的轉(zhuǎn)換方法是連續(xù)除以2直到商為0，每一步的余數(shù)作為二進(jìn)制數(shù)的一位數(shù)字，最先獲得的余數(shù)是二進(jìn)制數(shù)的最低位，最后獲得的是其最高位；小數(shù)部分的轉(zhuǎn)換方法是連續(xù)乘以2直到滿足誤差要求，每一步取乘積的整數(shù)部分作為二進(jìn)制數(shù)的一位數(shù)字，同樣地，最先獲得的整數(shù)部分是二進(jìn)制數(shù)的最低位，最后獲得的是其最高位。此說法對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】22.單選題：

選項：

A、正確

B、錯誤

答案：【錯誤】23.單選題：當(dāng)關(guān)注各信號之間的邏輯關(guān)系而不用考慮數(shù)字電路的翻轉(zhuǎn)特性時，可將數(shù)字波形畫成理想的波形。

選項：

A、正確

B、錯誤

答案：【正確】24.單選題：二進(jìn)制代碼中8421BCD碼、格雷碼等都是有權(quán)碼，而余3碼、余3循環(huán)碼等都是無權(quán)碼。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】25.單選題：二進(jìn)制碼1010轉(zhuǎn)換成格雷碼為1111。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】26.單選題：對于一個帶符號的二進(jìn)制數(shù)，其最高位表示符號位，其余部分表示數(shù)值位，所以一個用補(bǔ)碼表示的4位帶符號二進(jìn)制數(shù)1001表示的是十進(jìn)制數(shù)–1。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】27.單選題：8位無符號二進(jìn)制數(shù)可以表示的最大十進(jìn)制數(shù)為256。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】第2章邏輯代數(shù)第2章邏輯代數(shù)測驗題1.單選題：已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。

選項：

A、

B、

C、

D、

答案：【】2.單選題：已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。

選項：

A、

B、

C、

D、

答案：【】3.單選題：已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。

選項：

A、

B、

C、

D、

答案：【】4.單選題：如果規(guī)定只能使用非門和2輸入與非門來實現(xiàn),則正確的邏輯圖是.

選項：

A、

B、

C、

D、

答案：【】5.單選題：函數(shù),,的卡諾圖表示如下，他們之間的邏輯關(guān)系是_________。

選項：

A、

B、

C、

D、

答案：【】6.單選題：4變量邏輯函數(shù)的卡諾圖中，有_________個方格與對應(yīng)的方格相鄰

選項：

A、1

B、2

C、3

D、4

答案：【4】7.單選題：四個邏輯相鄰的最小項合并，可以消去_________個因子；

選項：

A、1

B、2

C、3

D、4

答案：【2】8.單選題：設(shè)，為函數(shù)F的兩個最大項，選項：

A、0

B、

C、

D、1

答案：【1】9.單選題：

選項：

A、0

B、1

C、n

D、

答案：【1】10.單選題：如果規(guī)定只能使用非門或者2輸入與非門來實現(xiàn)L=AB+AC，則正確的邏輯圖是.

選項：

A、

B、

C、

D、

答案：【】11.單選題：將邏輯函數(shù)展開為最小項的標(biāo)準(zhǔn)形式，總共有_______個最小項。

選項：

A、5

B、6

C、7

D、8

答案：【7】12.單選題：求一個邏輯函數(shù)L的對偶式時，下列說法不正確的是.

選項：

A、把L中的“與”換成“或”，“或”換成“與”

B、常數(shù)中的“1”換成“0”，“0”換成“1”

C、保持原式中的運算順序不變。

D、原變量換成反變量，反變量換成原變量。

答案：【原變量換成反變量，反變量換成原變量?！?3.單選題：邏輯函數(shù)的結(jié)果為.

選項：

A、A

B、B

C、

D、

答案：【B】14.單選題：

選項：

A、

B、

C、

D、

答案：【】15.單選題：若邏輯函數(shù)則F和G相或的結(jié)果為_________。

選項：

A、

B、1

C、AB

D、0

答案：【1】16.單選題：若邏輯函數(shù)則F和G相與的結(jié)果為_________

選項：

A、

B、1

C、AB

D、0

答案：【】17.單選題：邏輯表達(dá)式A+BC=。

選項：

A、A+B

B、A+C

C、(A+B)(A+C)

D、B+C

答案：【(A+B)(A+C)】18.單選題：以下表達(dá)式中符合邏輯運算法則的是。

選項：

A、

B、

C、

D、A+1=1

答案：【A+1=1】19.單選題：當(dāng)時，同一邏輯函數(shù)的兩個最小項＝。

選項：

A、0

B、1

C、

D、

答案：【0】20.單選題：標(biāo)準(zhǔn)與或式是由構(gòu)成的邏輯表達(dá)式。

選項：

A、與項相或

B、最小項相或

C、最大項相與

D、或項相與

答案：【最小項相或】21.單選題：最小項的邏輯相鄰項為。

選項：

A、ABCD

B、

C、

D、

答案：【】22.單選題：函數(shù)L=AB+B+BCD=。

選項：

A、1

B、B

C、A+B

D、0

答案：【B】23.單選題：函數(shù)的對偶式為。

選項：

A、

B、

C、

D、

答案：【】24.單選題：的反函數(shù)是

選項：

A、

B、

C、

D、

答案：【】25.多選題：下列等式成立的是。

選項：

A、AB+AC+BC=AB+BC

B、(A+B)(A+C)=A+BC

C、A+AB=A

D、

答案：【(A+B)(A+C)=A+BC;A+AB=A;】26.單選題：。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】27.單選題：用卡諾圖化簡一個邏輯函數(shù)，得到的最簡與或式可能不是唯一的。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】28.單選題：n個變量的最小項是包含全部n個變量的乘積項，在乘積項中每個變量只能以原變量的形式出現(xiàn)一次.對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】29.單選題：已知AB=AC，則B=C。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】30.單選題：已知A+B=A+C，則B=C。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】第3章組合邏輯電路第3章組合邏輯電路測驗題1.單選題：邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.

選項：

A、

B、

C、

D、

答案：【】2.單選題：用3-8線譯碼器74HC138可以構(gòu)成6-64線譯碼器，需要片74HC138。

選項：

A、7

B、8

C、9

D、10

答案：【9】3.單選題：設(shè)計一個4輸入的二進(jìn)制碼奇校驗電路，需要個異或門。

選項：

A、2

B、3

C、4

D、5

答案：【3】4.單選題：函數(shù)，當(dāng)變量的取值為。將不出現(xiàn)冒險現(xiàn)象。

選項：

A、B=C=1

B、B=C=0

C、A=1，C=0

D、A=0，B=0

答案：【B=C=0】5.單選題：下列表達(dá)式中不存在競爭冒險的有。

選項：

A、

B、

C、

D、

答案：【】6.單選題：當(dāng)七段顯示譯碼器的七個輸出端狀態(tài)為abcdefg=0011111時（高電平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為____________。

選項：

A、0011

B、0110

C、0101

D、0100

答案：【0110】7.單選題：設(shè)計一個裁判表決電路。裁判組由三個人組成：主裁判A、副裁判B和C。在判定一次比賽的結(jié)果時必須按照如下原則：只有當(dāng)兩個或兩個以上裁判支持，并且其中有一個為主裁判時，比賽結(jié)果的裁決才有效。令A(yù)、B、C為1表示支持，為0表示反對。裁決Y為1表示有效，為0表示無效。下列表達(dá)式中能夠?qū)崿F(xiàn)該電路功能的是。

選項：

A、Y=ABC

B、Y=A+B+C

C、Y=A+BC

D、Y=AB+AC

答案：【Y=AB+AC】8.單選題：設(shè)計一個對1000個符號進(jìn)行二進(jìn)制編碼，則至少要位二進(jìn)制數(shù)碼。

選項：

A、3

B、10

C、11

D、1000

答案：【10】9.單選題：一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是。

選項：

A、4:6

B、1:10

C、4:10

D、2:4

答案：【4:10】10.單選題：邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡或與表達(dá)式正確的是.

選項：

A、

B、

C、

D、

答案：【】11.單選題：邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.

選項：

A、

B、

C、

D、

答案：【】12.單選題：邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.

選項：

A、

B、

C、

D、

答案：【】13.單選題：如圖所示電路中，Y的最小項表達(dá)式是

選項：

A、Y=m(0,1,2,3,4)

B、Y=m(1,2,3,4,7,8,13,14)

C、Y=m(1,2,4,5,6,7)

D、Y=m(1,2,4,7,8,11,13,14)

答案：【Y=m(1,2,4,7,8,11,13,14)】14.單選題：用兩片4位比較器74HC85串聯(lián)接成8位數(shù)值比較器時，低位片中的、、所接的電平應(yīng)為。

選項：

A、110

B、100

C、111

D、001

答案：【001】15.單選題：多路數(shù)據(jù)分配器可以直接由來實現(xiàn)。

選項：

A、編碼器

B、譯碼器

C、多路數(shù)據(jù)選擇器

D、多位加法器

答案：【譯碼器】16.單選題：為了使74HC138正常工作，使能輸入端、和的電平應(yīng)是。

選項：

A、110

B、100

C、111

D、011

答案：【100】17.單選題：分析下圖所示電路，輸出函數(shù)F的表達(dá)式為。

選項：

A、

B、F=A+B

C、

D、F=AB

答案：【】18.單選題：由開關(guān)組成的邏輯電路如圖所示，設(shè)開關(guān)A、B分別有如圖所示為0”和“1”兩個狀態(tài)，則電燈F亮的邏輯式為。

選項：

A、

B、

C、

D、

答案：【】19.單選題：電路如圖所示，輸出端L的表達(dá)式為。

選項：

A、

B、L=ABC

C、

D、

答案：【】20.單選題：如圖所示電路中，Y(A,B,C)的最小項表達(dá)式是（）

選項：

A、Y=m(0,1,2,3,4)

B、Y=m(1,2,3,4)

C、Y=m(5,6,7)

D、Y=m(3,5,6,7)

答案：【Y=m(5,6,7)】21.單選題：組合邏輯電路中的競爭冒險是由______引起的。

選項：

A、門電路的延時

B、觸發(fā)器的延時

C、最小項

D、最大項

答案：【門電路的延時】22.單選題：用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)，應(yīng)使。

選項：

A、

B、

C、

D、

答案：【】23.單選題：下列電路中，屬于組合邏輯電路的是__________。

選項：

A、計數(shù)器

B、觸發(fā)器

C、寄存器

D、譯碼器

答案：【譯碼器】24.單選題：一個譯碼器若有100個譯碼輸出端，則譯碼器地址輸入端至少有_______個。

選項：

A、100

B、6

C、7

D、8

答案：【7】25.單選題：一個十六路數(shù)據(jù)選擇器，其地址輸入（選擇控制端輸入）端有_______個。

選項：

A、16

B、2

C、4

D、8

答案：【4】26.單選題：已知二變量輸入邏輯門的輸入A、B和輸出F的波形如圖所示，則該邏輯電路為。

選項：

A、與非門

B、異或門

C、同或門

D、無法判斷

答案：【無法判斷】27.單選題：下圖中，A、B為某邏輯電路的輸入波形，Y為輸出波形，則該邏輯電路為。

選項：

A、或非門

B、與非門

C、與門

D、同或門

答案：【或非門】28.多選題：下圖是能夠?qū)蓚€一位二進(jìn)制數(shù)的大小進(jìn)行比較的電路，下述說法正確的是.

選項：

A、當(dāng)A＞B時，L1=1，L2=0，L3=0.

B、當(dāng)A＞B時，L1=0，L2=0，L3=1.

C、當(dāng)A=B時，L1=0，L2=1，L3=0.

D、當(dāng)A＜B時，L1=0，L2=0，L3=1.

E、當(dāng)A＜B時，L1=1，L2=0，L3=0.

答案：【當(dāng)A＞B時，L1=1，L2=0，L3=0.;當(dāng)A=B時，L1=0，L2=1，L3=0.;當(dāng)A＜B時，L1=0，L2=0，L3=1.】29.單選題：當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象，稱為競爭。由競爭而可能產(chǎn)生輸出干擾毛刺的現(xiàn)象稱為冒險。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】30.單選題：串行進(jìn)位加法器的缺點是運算速度慢，優(yōu)點是電路結(jié)構(gòu)簡單。超前進(jìn)位加法器的優(yōu)點是運算速度快，缺點是電路結(jié)構(gòu)復(fù)雜。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】31.單選題：當(dāng)2個或2個以上的輸入同時為有效信號時，優(yōu)先編碼器將只對優(yōu)先級別高的輸入進(jìn)行編碼。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】32.單選題：普通編碼器的2個或2個以上的輸入同時為有效信號時，輸出將出現(xiàn)錯誤編碼。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】33.單選題：組合邏輯電路通常由邏輯門和觸發(fā)器組合而成。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】34.單選題：實現(xiàn)兩個一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】35.單選題：實現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全加器。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】36.單選題：二進(jìn)制譯碼器的作用是將輸入的代碼譯成特定的信號輸出。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】37.單選題：常用的消除組合邏輯電路中競爭冒險的方法有三種：發(fā)現(xiàn)并消除可能出現(xiàn)的互補(bǔ)變量運算、增加選通控制信號和使用濾波電路。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】第4章鎖存器和觸發(fā)器第4章鎖存器和觸發(fā)器測驗題1.單選題：在下圖中，假設(shè)所有觸發(fā)器的初態(tài)均為0，則在時鐘脈沖CP的作用下，Q1、Q0的波形圖為。

選項：

A、

B、

C、

D、

答案：【】2.單選題：用CMOS電路74HCT02或非門構(gòu)成消除機(jī)械開關(guān)抖動影響的電路及開關(guān)S由位置A到B時波形如圖所示，試確定Q端的波形為。

選項：

A、

B、

C、

D、

答案：【】3.單選題：在下圖中，假設(shè)觸發(fā)器的初態(tài)為0，則Q的波形圖為。

選項：

A、

B、

C、

D、

答案：【】4.單選題：在下圖中，假設(shè)觸發(fā)器的初態(tài)均為0，則Q的波形圖為。

選項：

A、

B、

C、

D、

答案：【】5.單選題：假設(shè)電路的初始狀態(tài)為Q=1，對于下圖所示的電路和輸入波形，輸出端Q和的波形圖為。

選項：

A、

B、

C、

D、

答案：【】6.單選題：假定鎖存器的初始狀態(tài)為0。對于下圖所示的電路和輸入波形，輸出端Q的波形圖為。

選項：

A、

B、

C、

D、

答案：【】7.單選題：觸發(fā)器的輸出邏輯電平從1到0或從0到1的轉(zhuǎn)換稱為

選項：

A、置位

B、清零

C、翻轉(zhuǎn)

D、保持

答案：【翻轉(zhuǎn)】8.單選題：觸發(fā)器被清零（復(fù)位）后，Q和端的狀態(tài)分別為和。

選項：

A、0，0

B、0，1

C、1，0

D、1，1

答案：【0，1】9.單選題：觸發(fā)器有個穩(wěn)定狀態(tài)，它可以存儲1位二進(jìn)制碼，存儲8位二進(jìn)制信息需要個觸發(fā)器

選項：

A、1,2

B、2,2

C、2,4

D、2,8

答案：【2,8】10.單選題：對于門控D鎖存器來說，在條件下，輸出端Q總是等于輸入的數(shù)據(jù)D

選項：

A、使能脈沖之前

B、使能脈沖期間

C、使能脈沖之后的瞬間

D、任何時候

答案：【使能脈沖期間】11.單選題：當(dāng)輸入端和為，由與非門構(gòu)成的基本SR鎖存器會出現(xiàn)不穩(wěn)定狀態(tài)。

選項：

A、B、C、D、答案：【=0】12.單選題：用或非門構(gòu)成的基本SR鎖存器，其特性方程中，約束條件為SR=0。這說明兩個輸入信號。

選項：

A、不能同時為0

B、不能同時為1

C、可以同時為1

D、可以同時為0

答案：【不能同時為1】13.單選題：當(dāng)輸入端S和R為，由或非門構(gòu)成的基本SR鎖存器保持原狀態(tài)不變。

選項：

A、S=1，R=0

B、S=0，R=1

C、S=1，R=1

D、S=0，R=0

答案：【S=0，R=0】14.單選題：當(dāng)輸入端S和R為，由或非門構(gòu)成的基本SR鎖存器會出現(xiàn)不穩(wěn)定狀態(tài)。

選項：

A、S=1，R=0

B、S=0，R=1

C、S=1，R=1

D、S=0，R=0

答案：【S=1，R=1】15.單選題：下降沿觸發(fā)的邊沿JK觸發(fā)器在CP下降沿到來之前J=1、K=0，而CP下降沿到來之后變?yōu)镴=0、K=1，則觸發(fā)器的狀態(tài)為

選項：

A、0

B、1

C、狀態(tài)不變

D、狀態(tài)不確定

答案：【1】16.單選題：觸發(fā)器CP輸入端的三角形符號指的是

選項：

A、低電平有效輸入

B、高電平有效輸入

C、邊沿觸發(fā)

D、電平觸發(fā)

答案：【邊沿觸發(fā)】17.單選題：以下關(guān)于鎖存器和觸發(fā)器描述正確的是

選項：

A、鎖存器和觸發(fā)器都是脈沖電平敏感器件

B、鎖存器和觸發(fā)器都是脈沖邊沿敏感器件

C、鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件

D、鎖存器是脈沖邊沿敏感器件，觸發(fā)器是脈沖電平敏感器件

答案：【鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件】18.單選題：下圖是D鎖存器定時圖，在中，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。

選項：

A、

B、

C、

D、

答案：【】19.單選題：指出下圖所示電路構(gòu)成的鎖存器為哪種類型的鎖存器？

選項：

A、RS鎖存器

B、門控RS鎖存器

C、邏輯門控D鎖存器

D、傳輸門控D鎖存器

答案：【邏輯門控D鎖存器】20.單選題：如下圖所示電路構(gòu)成的鎖存器，以下哪組R,S輸入信號將導(dǎo)致相應(yīng)信號撤銷后，電路進(jìn)入不確定狀態(tài)

選項：

A、0，0

B、0，1

C、1，0

D、1，1

答案：【1，1】21.單選題：如圖所示維持阻塞D觸發(fā)器電路圖中，紅色字體標(biāo)注的反饋線中哪條線為置1維持線。

選項：

A、A

B、B

C、C

D、D

答案：【A】22.單選題：下圖是D觸發(fā)器的定時圖，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。

選項：

A、、

B、、

C、、

D、、

答案：【、】23.單選題：已知某觸發(fā)器的電路結(jié)構(gòu)如下圖所示，請指出該觸發(fā)器屬于以下哪種類型的觸發(fā)器

選項：

A、主從觸發(fā)器

B、維持阻塞觸發(fā)器

C、利用傳輸延遲的觸發(fā)器

D、SR觸發(fā)器

答案：【維持阻塞觸發(fā)器】24.單選題：試指出下圖所示電路對CP信號的敏感類型

選項：

A、高電平

B、低電平

C、上升沿

D、下降沿

答案：【上升沿】25.多選題：在圖示電路中，能完成的邏輯功能的電路有.

選項：

A、

B、

C、

D、

答案：【;】26.多選題：在圖示電路中，能完成的邏輯功能的電路有.

選項：

A、

B、

C、

D、

答案：【;;】27.多選題：在下圖所示電路中，能完成T觸發(fā)器邏輯功能的電路有.

選項：

A、

B、

C、

D、

答案：【;;】28.多選題：由D觸發(fā)器構(gòu)成JK觸發(fā)器的電路是.

選項：

A、

B、

C、

D、

答案：【;】29.多選題：下圖是D鎖存器定時圖，下列說法正確的是。

選項：

A、表示輸入數(shù)據(jù)信號D的建立時間。

B、表示輸入數(shù)據(jù)信號D的保持時間。

C、表示使能信號E脈沖寬度的最小值。

D、表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從低電平到高電平對信號D的延遲時間

E、表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從高電平到低電平對信號E的延遲時間。

答案：【表示輸入數(shù)據(jù)信號D的建立時間。;表示輸入數(shù)據(jù)信號D的保持時間。;表示使能信號E脈沖寬度的最小值。;表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從低電平到高電平對信號D的延遲時間;表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從高電平到低電平對信號E的延遲時間。】30.單選題：觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒有必然聯(lián)系。同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)來實現(xiàn)；同一種電路結(jié)構(gòu)的觸發(fā)器可以實現(xiàn)不同的邏輯功能。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】31.單選題：下圖兩個非門構(gòu)成的電路就是一個最基本的的雙穩(wěn)態(tài)電路。在接通電源后，它可能隨機(jī)地進(jìn)入0狀態(tài)或1狀態(tài)，且能長期保持這一位二進(jìn)制數(shù)據(jù)不變。但因為沒有控制機(jī)構(gòu)，所以無法在工作時改變和控制它的狀態(tài)，從而不能作為存儲電路使用。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】32.單選題：雖然傳輸門控D鎖存器和邏輯門控D鎖存器的電路結(jié)構(gòu)不同，但邏輯功能是完全相同的。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】33.單選題：鎖存器和觸發(fā)器都屬于雙穩(wěn)態(tài)電路，它們存在兩個穩(wěn)定狀態(tài)，從而可存儲、記憶1位二進(jìn)制數(shù)據(jù)。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】34.單選題：觸發(fā)器的保持時間是指在有效電平轉(zhuǎn)換之前，數(shù)據(jù)必須保持不變的時間間隔。

選項：

A、正確

B、錯誤

答案：【錯誤】35.單選題：所有觸發(fā)器的建立時間都不為零。

選項：

A、正確

B、錯誤

答案：【正確】36.單選題：觸發(fā)器的傳輸延遲時間說明了輸出端Q對于CP有效跳變沿響應(yīng)時所需的時間。

選項：

A、正確

B、錯誤

答案：【正確】37.單選題：對于有異步置位端的D觸發(fā)器，當(dāng)異步置位信號無效時，在CP信號的作用下，才能響應(yīng)D端的輸入。

選項：

A、正確

B、錯誤

答案：【正確】38.單選題：如果在時鐘脈沖CP=1期間，由于干擾的原因，使觸發(fā)器的數(shù)據(jù)輸入信號經(jīng)常有變化，此時不能選用TTL主從型結(jié)構(gòu)的觸發(fā)器，而應(yīng)該選用邊沿型或維持阻塞結(jié)構(gòu)的觸發(fā)器。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】39.單選題：邊沿JK觸發(fā)器在輸入J=K=1時，如果CP信號的頻率為32kHz，則Q端輸出脈沖的頻率為16kHz。

選項：

A、正確

B、錯誤

答案：【正確】40.單選題：JK觸發(fā)器有使輸出不確定的輸入條件。

選項：

A、正確

B、錯誤

答案：【錯誤】41.單選題：下圖所示D鎖存器，只有當(dāng)使能端E=1時，輸入端D的值才會影響到Q的狀態(tài)

選項：

A、正確

B、錯誤

答案：【正確】42.單選題：由與非門構(gòu)成的基本SR鎖存器在選項：

A、正確

B、錯誤

答案：【錯誤】43.單選題：由或非門構(gòu)成的基本SR鎖存器在S=1、R=0時，將使鎖存器進(jìn)入置位狀態(tài)。

選項：

A、正確

B、錯誤

答案：【正確】44.單選題：觸發(fā)器的狀態(tài)通常指輸出端的狀態(tài)。

選項：

A、正確

B、錯誤

答案：【錯誤】45.單選題：SR觸發(fā)器輸入信號的約束條件為S+R=0。

選項：

A、正確

B、錯誤

答案：【錯誤】46.單選題：T觸發(fā)器的下一狀態(tài)與T輸入信號保持一致。

選項：

A、正確

B、錯誤

答案：【錯誤】47.單選題：JK觸發(fā)器當(dāng)JK都為1時，下一個狀態(tài)維持與現(xiàn)態(tài)一致。

選項：

A、正確

B、錯誤

答案：【錯誤】48.單選題：JK觸發(fā)器在JK輸入信號的作用下可以工作在4個狀態(tài)——置1，置0，保持和翻轉(zhuǎn)。

選項：

A、正確

B、錯誤

答案：【正確】第5章時序邏輯電路第5章時序邏輯電路測驗題1.單選題：有一雙向移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進(jìn)制數(shù)乘上十進(jìn)制數(shù)，則需將該移位寄存器中的數(shù)左移位。

選項：

A、1

B、3

C、2

D、4

E、8

答案：【2】2.單選題：某時序電路的輸入為X，輸出為Z，狀態(tài)按排序，其狀態(tài)轉(zhuǎn)換真值表如下所示，則該電路的邏輯功能是。

選項：

A、模3可逆計數(shù)器

B、模4加法計數(shù)器

C、模4減法計數(shù)器

D、模4可逆計數(shù)器

答案：【模3可逆計數(shù)器】3.單選題：一個四位二進(jìn)制減法計數(shù)器的起始值為1001，經(jīng)過100個時鐘脈沖作用之后的值為。

選項：

A、1100

B、0100

C、1101

D、0101

答案：【0101】4.單選題：如圖所示的數(shù)字邏輯部件。其中各方框中均是用模N的計數(shù)器作N次分頻器，則A處的頻率是400kHz，B處的頻率是40kHz，C處的頻率是。

選項：

A、400Hz

B、400kHz

C、500Hz

D、40kHz

E、2500Hz

F、25kHz

答案：【2500Hz】5.單選題：用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)容量（即計數(shù)模）為。

選項：

A、n

B、2n

C、

D、

答案：【】6.單選題：已知一個序列101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0101011010輸出Z：0001000010則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為）

選項：

A、

B、

C、

D、

答案：【】7.單選題：某時序電路的狀態(tài)圖如圖所示，該電路至少需要個控制輸入端。

選項：

A、1

B、2

C、3

D、4

答案：【2】8.單選題：同步時序電路中觸發(fā)器的數(shù)目為N，狀態(tài)數(shù)為M，則兩者的關(guān)系為。

選項：

A、

B、

C、

D、

答案：【】9.單選題：如圖所示同步時序電路的初始狀態(tài)為00，以下三個選項中分別是、和輸出Z對應(yīng)于的波形圖，其中不正確。

選項：

A、

B、

C、

D、

答案：【】10.單選題：有，兩個狀態(tài)，條件可確定和不等價。

選項：

A、輸出相同

B、輸出不同

C、狀態(tài)相同

D、狀態(tài)不同

答案：【輸出不同】11.單選題：某時序電路的狀態(tài)轉(zhuǎn)換圖如圖所示，若輸入序列X=110101（從最左邊的位依次輸入）時，設(shè)起始狀態(tài)為，則輸出序列為。

選項：

A、101101

B、111101

C、11101

D、10110

答案：【101101】12.單選題：如圖所示，異步計數(shù)器進(jìn)入穩(wěn)定狀態(tài)之后，計數(shù)器能出現(xiàn)的最大數(shù)為。

選項：

A、

B、

C、

D、

答案：【】13.單選題：有一同步時序電路，由三個上升沿觸發(fā)的D觸發(fā)器構(gòu)成，其控制輸入，，，則該電路可產(chǎn)生循環(huán)長度為7的序列，設(shè)起始狀態(tài)，由輸出，則此序列為。

選項：

A、1110010

B、1100101

C、1001011

D、1100010

E、1100011

F、1001001

答案：【1001011】14.單選題：三個D觸發(fā)器構(gòu)成模8的同步二進(jìn)制加法計數(shù)器的初態(tài)為，經(jīng)2016個時鐘后，計數(shù)器狀態(tài)為。

選項：

A、

B、

C、

D、

答案：【】15.單選題：五個D觸發(fā)器構(gòu)成基本環(huán)形計數(shù)器，其有效循環(huán)狀態(tài)數(shù)為。

選項：

A、5

B、10

C、25

D、32

答案：【5】16.單選題：一個8421BCD碼計數(shù)器至少需要個觸發(fā)器。

選項：

A、3

B、4

C、5

D、10

答案：【4】17.單選題：電路如圖所示。輸入依次為，則電路構(gòu)成模174計數(shù)器。

選項：

A、01010110

B、01010000

C、01010010

D、01010011

答案：【01010010】18.單選題：電路如圖所示。輸入依次為，則電路構(gòu)成模7計數(shù)器。

選項：

A、0111

B、1000

C、1010

D、1001

答案：【1001】19.單選題：分析下圖所示電路，判斷啟動信號過后，電路輸出的狀態(tài)依次為。

選項：

A、

B、

C、

D、

答案：【】20.單選題：已知時序電路的狀態(tài)表如下表所示。如果電路的初始狀態(tài)為a，輸入信號A依次是1010111，試確定電路經(jīng)歷的狀態(tài)，及輸出序列。

選項：

A、abababdc，0101110

B、abababdc，0101010

C、ababebdc，0101010

D、abcbabdc，0111010

答案：【abababdc，0101010】21.單選題：某時序電路的狀態(tài)圖如圖所示，設(shè)電路的初始狀態(tài)為00，當(dāng)序列A=110010自左至右輸入時，該電路輸出Z的序列為。

選項：

A、011101

B、101011

C、101110

D、101101

答案：【101101】22.單選題：時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數(shù)為，能否自啟動。

選項：

A、6，不能

B、5，不能

C、7，能

D、6，能

答案：【7，能】23.單選題：時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數(shù)為，能否自啟動。

選項：

A、6，能

B、5，能

C、6，不能

D、5，不能

答案：【6，能】24.單選題：一個模6計數(shù)器，其狀態(tài)轉(zhuǎn)換關(guān)系如下圖，用T觸發(fā)器設(shè)計時的最簡激勵方程組為,電路能否自啟動。

選項：

A、

B、

C、

D、

答案：【】25.單選題：狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用兩個上升沿觸發(fā)的JK觸發(fā)器設(shè)計該電路，要求電路使用的門電路最少。則各個觸發(fā)器的激勵方程及輸出方程為。

選項：

A、

B、

C、

D、

答案：【】26.單選題：某同步時序電路的狀態(tài)圖如下圖所示，用D觸發(fā)器設(shè)計時的最簡激勵方程組為,電路能否自啟動。

選項：

A、

B、

C、

D、

答案：【】27.單選題：電路如圖所示，假設(shè)初始狀態(tài)

選項：

A、3，5

B、3，6

C、4，6

D、4，8

答案：【3，6】28.單選題：在某計數(shù)器的輸出端觀察到如圖所示的波形，該計數(shù)器的模為。

選項：

A、5

B、6

C、7

D、8

答案：【6】29.單選題：用觸發(fā)器實現(xiàn)下圖所示輸出波形，每一個和的周期內(nèi)，可以等分為段時間間隔相等的狀態(tài)，需要電路有種狀態(tài)來實現(xiàn)。

選項：

A、3，3

B、4,2

C、4,4

D、3,4

答案：【4,4】30.單選題：已知不可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：0101011010輸出Z：0001000010

選項：

A、

B、

C、

D、

答案：【】31.單選題：已知可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：010101101輸出Z：000101001

選項：

A、

B、

C、

D、

答案：【】32.單選題：狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用下降沿觸發(fā)的D觸發(fā)器設(shè)計該電路，則各個觸發(fā)器的激勵方程及輸出方程為。

選項：

A、

B、

C、

D、

答案：【】33.多選題：圖示電路。

選項：

A、是同步時序電路

B、能產(chǎn)生0111序列

C、可作模4計數(shù)器

D、電路能自啟動

答案：【是同步時序電路;能產(chǎn)生0111序列;可作模4計數(shù)器;電路能自啟動】34.多選題：下圖所示電路是。

選項：

A、同步

B、異步

C、遞增

D、遞減

E、模10

F、模16

G、不能自啟動

H、能自啟動

答案：【異步;遞增;模16;能自啟動】35.多選題：任何一個同步時序邏輯電路的結(jié)構(gòu)和功能可以用下面的函數(shù)表達(dá)式完整地描述。

選項：

A、輸入方程

B、輸出方程

C、特性方程

D、時鐘方程

E、激勵方程

F、狀態(tài)轉(zhuǎn)換方程

答案：【輸出方程;激勵方程;狀態(tài)轉(zhuǎn)換方程】36.多選題：電路如圖所示，經(jīng)CP脈沖作用后，欲使，則A、B輸入應(yīng)為。

選項：

A、A=0,B=0

B、A=0,B=1

C、A=1,B=0

D、A=1,B=1

答案：【A=0,B=0;A=1,B=1】37.多選題：由三個觸發(fā)器構(gòu)成的移位寄存器狀態(tài)轉(zhuǎn)換圖如圖所示，現(xiàn)要設(shè)計一個模3的移位型計數(shù)器，狀態(tài)分配可能是。

選項：

A、

B、

C、

D、

答案：【;】38.單選題：時序電路的根本特征是它任意時刻的輸出不僅取決于當(dāng)時的輸入，而且還取決于電路原來的狀態(tài)。因此，除了時鐘CP外，沒有輸入變量的電路不是時序電路。

選項：

A、正確

B、錯誤

答案：【錯誤】39.單選題：根據(jù)最簡二進(jìn)制狀態(tài)表確定輸出函數(shù)表達(dá)式時，與所選觸發(fā)器的類型無關(guān)。

選項：

A、正確

B、錯誤

答案：【正確】40.單選題：某電視機(jī)水平–垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，構(gòu)成此分頻器至少需要9個觸發(fā)器。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】41.單選題：在圖(a)所示電路中，CP脈沖的頻率為2kHz，則輸出端Q的頻率為4kHz；圖(b)所示電路中，CP脈沖的頻率為4kHz，則輸出端Q的頻率為4kHz。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】42.單選題：同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是工作速度快。這個說法正確嗎？

選項：

A、正確

B、錯誤

答案：【正確】43.單選題：用D鎖存器不能構(gòu)成移位寄存器，這個說法正確嗎？

選項：

A、正確

B、錯誤

答案：【正確】44.單選題：描述同步時序電路的方程組有激勵方程組、轉(zhuǎn)換方程組和輸出方程組，而描述異步時序電路的方程組除了以上三類之外，還多了一類時鐘信號方程組，不過異步時序電路的這三類方程組與同步時序電路的這三類方程組相同。這個說法正確嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】45.已知狀態(tài)表如下表所示，輸入為，其狀態(tài)圖為。

答案：【A】46.試分析下圖所示同步時序電路，其狀態(tài)圖是。

答案：【B】47.試分析下圖所示同步時序電路，其狀態(tài)圖是。

答案：【B】48.試分析下圖所示同步時序電路，其正確的狀態(tài)圖是。

答案：【A】49.已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100000則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為）

答案：【B】50.已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100100則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為S0）

答案：【A】第6章硬件描述語言VerilogHDL第6章VerilogHDL測驗題1.單選題：下列VerilogHDL程序所描述電路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule

選項：

A、D觸發(fā)器

B、T觸發(fā)器

C、寄存器

D、三態(tài)門

答案：【三態(tài)門】2.單選題：對語句assignY=sel?A:B;進(jìn)行邏輯綜合，得到的硬件電路為()

選項：

A、編碼器

B、譯碼器

C、數(shù)值比較器

D、數(shù)據(jù)選擇器

答案：【數(shù)據(jù)選擇器】3.單選題：基于EDA技術(shù)的現(xiàn)代電子系統(tǒng)設(shè)計流程為：原理圖/HDL文本輸入→功能仿真→()→布局布線→()→編程下載→硬件測試。正確的是()。①功能仿真②時序仿真③邏輯綜合④配置⑤分配管腳

選項：

A、①⑤

B、③②

C、⑤①

D、④②

答案：【③②】4.單選題：隨著EDA技術(shù)的不斷完善與成熟，()設(shè)計方法更多的被應(yīng)用于VerilogHDL設(shè)計當(dāng)中。

選項：

A、電路圖

B、自底向上

C、自頂向下

D、以上均可

答案：【自頂向下】5.單選題：在VerilogHDL中，下列標(biāo)識符不正確的是()。

選項：

A、Count

B、_2to1MUX

C、INITIAL

D、Real?

答案：【Real?】6.單選題：在連續(xù)賦值語句中被賦值的變量應(yīng)該定義為哪種數(shù)據(jù)類型()

選項：

A、wire

B、reg

C、time

D、以上均可

答案：【wire】7.單選題：在語句assignY=sel?0:1;中，當(dāng)sel=0時，Y的值為()

選項：

A、0

B、1

C、z

D、x

答案：【1】8.單選題：下列VerilogHDL程序所描述的是一個計數(shù)器，該計數(shù)器的模是（）modulecount(CLK,OUT);inputCLK;outputreg[3:0]OUT;always@(negedgeCLK)beginif(OUT==4'd11)OUT＜=0;elseOUT＜=OUT+1;endendmodule

選項：

A、16

B、11

C、12

D、3

答案：【12】9.單選題：下列VerilogHDL程序所描述電路功能是（）moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,CLR_;//ClockandResetoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgeCLR_)if(!CLR_)Q＜=4'b0000;elsebegin//ShiftrightQ[0]＜=Din;Q[3:1]＜=Q[2:0];endendmodule

選項：

A、移位寄存器

B、并行寄存器

C、計數(shù)器

D、分頻器

答案：【移位寄存器】10.單選題：下列VerilogHDL程序所描述電路功能是（）moduleDataflow(A,En,Y);input[2:0]A;//輸入端口聲明inputEn;//輸入端口聲明output[7:0]Y;//輸出端口聲明assignY[0]=~(En&~A[2]&~A[1]&~A[0]);assignY[1]=~(En&~A[2]&~A[1]&A[0]);assignY[2]=~(En&~A[2]&A[1]&~A[0]);assignY[3]=~(En&~A[2]&A[1]&A[0]);assignY[4]=~(En&A[2]&~A[1]&~A[0]);assignY[5]=~(En&A[2]&~A[1]&A[0]);assignY[6]=~(En&A[2]&A[1]&~A[0]);assignY[7]=~(En&A[2]&A[1]&A[0]);endmodule

選項：

A、8/3線編碼器

B、3/8線譯碼器

C、加法器

D、數(shù)據(jù)選擇器

答案：【3/8線譯碼器】11.單選題：在verilogHDL中，下列語句哪個不是條件語句？（）

選項：

A、if-else

B、case

C、casez

D、repeat

答案：【repeat】12.單選題：非阻塞性賦值運算符為（）。

選項：

A、＜=

B、==

C、=

D、=>

答案：【＜=】13.單選題：阻塞性賦值運算符為（）。

選項：

A、＜=

B、=

C、=＞

D、==

答案：【=】14.單選題：如下VerilogHDL程序所描述的是一個觸發(fā)器，對它的描述正確的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ＜=DATA;endendmodule

選項：

A、該觸發(fā)器對CLK信號的高電平敏感。

B、該觸發(fā)器對CLK信號的低電平敏感。

C、該觸發(fā)器對CLK信號的上升沿敏感。

D、該觸發(fā)器對CLK信號的下降沿敏感。

答案：【該觸發(fā)器對CLK信號的上升沿敏感?！?5.單選題：下列VerilogHDL程序所描述的電路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ＜=DATA;endendmodule

選項：

A、D觸發(fā)器

B、T觸發(fā)器

C、RAM

D、寄存器

答案：【D觸發(fā)器】16.單選題：下列語句中，不屬于并行語句的是（）

選項：

A、過程語句

B、assign語句

C、元件例化語句

D、case語句

答案：【case語句】17.單選題：已知a=4’b1010，b=4’b1100，那么&(a&b)＝（）

選項：

A、4’b1010

B、1’b1

C、4’b1000

D、1’b0

答案：【1’b0】18.單選題：已知a=4’b1010，b=4’b1100，那么a&b＝（）

選項：

A、4’b1010

B、4’b0110

C、4’b1000

D、1

答案：【4’b1000】19.單選題：已知a=3'b101，b=5'b11001，那么{b,a}＝（）

選項：

A、5’b11110

B、5’b11001

C、8’b11001101

D、8’b10111001

答案：【8’b11001101】20.單選題：已知a=2’b10，b=3’b110，那么{a,b}＝（）

選項：

A、5’b11010

B、4’b1000

C、5’b10110

D、3’b110

答案：【5’b10110】21.單選題：在verilogHDL中，下列語句哪個不是循環(huán)語句？（）

選項：

A、while

B、for

C、casez

D、repeat

答案：【casez】22.單選題：下面是一個4位的雙向移位寄存器程序，該程序正確嗎？moduleUniversalShift(S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);inputS1,S0;//SelectinputsinputDsl,Dsr;//SerialDatainputsinputCP,CLR_;//ClockandResetinput[3:0]Din;//ParallelDatainputoutput[3:0]Q;//Registeroutputreg[3:0]Q;always@(posedgeCPornegedgeCLR_)if(~CLR_)Q＜=4'b0000;elsecase({S1,S0})2'b00:Q＜=Q;//Nochange2'b01:Q＜={Dsr,Q[3:1]};//Shiftright2'b10:Q＜={Q[2:0],Dsl};//Shiftleft2'b11:Q＜=Din;//Parallelloadinputendcaseendmodule

選項：

A、正確

B、錯誤

答案：【正確】23.單選題：下面是將輸入的4位二進(jìn)制數(shù)轉(zhuǎn)換成為兩個8421BCD碼的程序，該程序正確嗎？module_4bitBIN2bcd(Bin,BCD1,BCD0);input[3:0]Bin;outputreg[3:0]BCD1,BCD0;always@(Bin)begin{BCD1,BCD0}=8'h00;if(Bin＜10)beginBCD1=4'h0;BCD0=Bin;endelsebeginBCD1=4'h1;BCD0=Bin-4'd10;endendendmodule

選項：

A、正確

B、錯誤

答案：【正確】24.單選題：下面是對兩個8位二進(jìn)制數(shù)的大小進(jìn)行比較的程序，該程序正確嗎？modulecomparator(AGTB,AEQB,ALTB,A,B);outputAGTB,AEQB,ALTB;input[7:0]A,B;alwaysif(A>B)AGTB＜=1elseif((A＜="1"span=""＞elseAEQB;endmodule

選項：

A、正確

B、錯誤

答案：【錯誤】25.單選題：下面是用過程賦值語句為異或門和與門建模寫的一段程序，該程序正確嗎？moduleGate(X1,X2,Y,Overflow);//designblockinputX1,X2;outputY,Overflow;initialbegin#10Y=X1^X2;overflow=X1&&X2;end;endmodule;

選項：

A、正確

B、錯誤

答案：【錯誤】26.單選題：相等運算符（＝＝）與全等運算符（＝＝＝）的用法一樣，沒有任何區(qū)別。

選項：

A、正確

B、錯誤

答案：【錯誤】27.單選題：在串行語句塊中，阻塞賦值語句按照它們在塊中排列的順序依次執(zhí)行，即前一條語句沒有完成賦值之前，后面的語句不可能被執(zhí)行。

選項：

A、正確

B、錯誤

答案：【正確】28.單選題：在模塊中如果沒有明確地說明輸入、輸出端口的數(shù)據(jù)類型，則其缺省值是位寬為1位的wire型變量。

選項：

A、正確

B、錯誤

答案：【正確】29.單選題：VerilogHDL程序模塊是以module開始，以endmodule結(jié)尾的。

選項：

A、正確

B、錯誤

答案：【正確】30.單選題：有限狀態(tài)機(jī)FSM分為組合和時序兩種類型。

選項：

A、正確

B、錯誤

答案：【錯誤】第7章邏輯門電路第7章邏輯門電路測驗題1.單選題：相比TTL器件，以下是一些關(guān)于CMOS邏輯門的說法，不正確的是。

選項：

A、CMOS器件的噪聲容限較小

B、CMOS器件的靜態(tài)功耗較低

C、CMOS邏輯門通常會接輸入、輸出保護(hù)電路

D、普通CMOS邏輯門不能實現(xiàn)線與

答案：【CMOS器件的噪聲容限較小】2.單選題：CMOS門電路的特點：靜態(tài)功耗；而動態(tài)功耗隨著工作頻率的提高而；輸入電阻；抗干擾能力比TTL。

選項：

A、很大；增加；很大；低

B、極低；增加；很大；高

C、極低；減??；很大；高

D、極低；增加；很大；低

答案：【極低；增加；很大；高】3.單選題：某邏輯門輸入端A、B和輸出端L的波形如圖所示，則L與A、B之間的邏輯關(guān)系是。

選項：

A、與非

B、或

C、異或

D、同或

答案：【同或】4.單選題：下圖所示電路實現(xiàn)的邏輯功能為。

選項：

A、與非門

B、或非門

C、與門

D、或門

答案：【或非門】5.單選題：基本的BiCMOS反相器電路的輸出采用了兩個雙極型BJT管構(gòu)成。

選項：

A、互補(bǔ)式輸出級

B、推拉式輸出級

C、

D、

答案：【推拉式輸出級】6.單選題：CMOS反相器的負(fù)載電容，功耗電容，電源電壓，輸入矩形波的頻率為1MHz，則反相器的動態(tài)功耗為。

選項：

A、1.3W

B、1.09W

C、1.09mW

D、1.3mW

答案：【1.3mW】7.單選題：圖(a)所示CMOS電路，其邏輯功能可用以下中的邏輯符號表示？

選項：

A、

B、

C、

D、

答案：【】8.單選題：CMOS門電路如圖所示，則輸出端F對A、B的正邏輯表達(dá)式為。

選項：

A、

B、

C、

D、

答案：【】9.單選題：由OD異或門和OD與非門構(gòu)成的電路如圖所示，則輸出與輸入的邏輯關(guān)系式為。

選項：

A、

B、

C、

D、

答案：【】10.單選題：由OD異或門和OD與非門構(gòu)成的電路如圖所示，已知輸出低電平時的最大輸出電流，輸出高電平時的漏電流,則上拉電阻的最小值為。

選項：

A、0.15kΩ

B、1.2kΩ

C、60kΩ

D、930kΩ

答案：【1.2kΩ】11.單選題：電路如下圖所示，輸出L與輸入A、B和C的邏輯表達(dá)式為。

選項：

A、

B、

C、

D、

答案：【】12.單選題：已知74LS04的參數(shù)為：74ALS04的參數(shù)為：則用一個74LS04反相器驅(qū)動兩個74ALS04反相器和4個74LS04反相器嗎？

選項：

A、能

B、不能

C、

D、

答案：【能】13.多選題：下列哪些CMOS門可以將輸出端并接使用？

選項：

A、普通的互補(bǔ)輸出

B、漏極開路（OD）輸出

C、三態(tài)（TS）輸出

D、與非門

答案：【漏極開路（OD）輸出;三態(tài)（TS）輸出】14.多選題：74LVC系列CMOS與非門在+3.3V電源工作時，輸入端在以下哪些接法下屬于邏輯0（74LVC系列輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為）？

選項：

A、輸入端接地

B、輸入端接低于0.8V的電源

C、輸入端接同類與非門的輸出低電平0.2V

D、輸入端到地之間接10k?的電阻

答案：【輸入端接地;輸入端接低于0.8V的電源;輸入端接同類與非門的輸出低電平0.2V;輸入端到地之間接10k?的電阻】15.多選題：指出下圖所示電路中，能正常工作的有。

選項：

A、

B、

C、

D、

E、

答案：【;;】16.多選題：下圖各個CMOS電路中，VIL、VIH分別為輸入低、高電平。指出輸出高電平的電路有。

選項：

A、

B、

C、

D、

答案：【;】17.單選題：集成邏輯門電路在使用時，一般不讓多余的輸入端懸空，以防引入干擾信號。對多余輸入端的處理以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】18.單選題：在一個系統(tǒng)中，對于引腳封裝相同的集成電路74LS00與74HC00可以互換使用。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】19.單選題：MOS數(shù)字集成電路的發(fā)展經(jīng)歷了由PMOS、NMOS到CMOS的過程，其中PMOS電路問世最早。PMOS管是以空穴為導(dǎo)電載流子，而NMOS管以電子為導(dǎo)電載流子，由于空穴的遷移率比電子低，因此，NMOS電路的工作速比PMOS電路快，而且PMOS使用負(fù)電源，與TTL電路不匹配，所以PMOS集成電路被NMOS電路取代。后來發(fā)展的CMOS電路有靜態(tài)功耗低、抗干擾能力強(qiáng)等諸多優(yōu)點而成為主流器件。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】20.單選題：計算CMOS邏輯門的扇出數(shù)時，只使用靜態(tài)的輸入電流和輸出電流計算。

選項：

A、正確

B、錯誤

答案：【錯誤】21.單選題：CMOS電路的動態(tài)功耗正比于轉(zhuǎn)換頻率和電源電壓的平方。當(dāng)工作頻率增加時，CMOS門的動態(tài)功耗會線性增加。當(dāng)電源電壓增加時，電路的功耗也會增加。

選項：

A、正確

B、錯誤

答案：【正確】22.單選題：CMOS電路的動態(tài)功耗主要由兩部分組成。一部分是電路輸出狀態(tài)轉(zhuǎn)換瞬間MOS管的導(dǎo)通功耗。另一部分是因為CMOS管的負(fù)載通常是電容性的，當(dāng)輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換時，會對電容進(jìn)行充、放電，這個過程將增加電路的損耗。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】23.單選題：功耗是門電路重要參數(shù)之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗是指電路輸出沒有狀態(tài)轉(zhuǎn)換時的功耗。而電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時的功耗稱為動態(tài)功耗。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】24.單選題：按照制造門電路晶體管的不同，集成門電路分為MOS型、雙極型和混合型。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】25.單選題：MOS型集成邏輯門有CMOS、NMOS、PMOS，雙極型集成邏輯門主要有TTL和ECL，混合型集成邏輯門有BiCMOS。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】26.單選題：類NMOS或非門的工作管是串聯(lián)的，當(dāng)輸入全為高電平時，各管的導(dǎo)通電阻串聯(lián)，使低電平輸出電壓升高，以致破壞正常邏輯功能；而類NMOS與非門的工作管是并聯(lián)的，增加NMOS管的數(shù)目不會影響低電平輸出電壓的穩(wěn)定，因而類NMOS電路多以與非門作為基本門電路。對嗎？

選項：

A、正確

B、錯誤

答案：【錯誤】27.單選題：門的輸入端個數(shù)稱為門的扇入數(shù)。門電路正常工作情況下，帶同類門電路的最大數(shù)量稱為門的扇出數(shù)。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】28.單選題：傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長時間，其數(shù)值與電源電壓VDD及負(fù)載電容的大小有關(guān)。

選項：

A、正確

B、錯誤

答案：【正確】29.單選題：噪聲容限表示門電路的抗干擾能力。電路的噪聲容限愈大，其抗干擾能力愈強(qiáng)。對嗎？

選項：

A、正確

B、錯誤

答案：【正確】第8章半導(dǎo)體存儲器第8章半導(dǎo)體存儲器測驗題1.單選題：在下圖所示的LED點陣列字符動態(tài)顯示電路中，若將LED陣列改為16行×128列，則需要RAM的位數(shù)為。

選項：

A、4

B、7

C、16

D、128

答案：【16】2.單選題：在下圖所示的LED點陣列字符動態(tài)顯示電路中，若人的視覺暫留時間為0.05s，在滿足LED陣列圖像穩(wěn)定不閃爍的情況下，CP脈沖的最低工作頻率為。

選項：

A、640Hz

B、100Hz

C、500Hz

D、1kHz

答案：【640Hz】3.單選題：將256×1位ROM擴(kuò)展為1024×8位ROM，共需片256×1位ROM。

選項：

A、32

B、10

C、16

D、64

答案：【32】4.單選題：PROM實現(xiàn)的組合邏輯函數(shù)如下圖所示，則當(dāng)XYZ等于000、001、011和101時，；當(dāng)XYZ等于011、110、111和時，。

選項：

A、000

B、100

C、010

D、101

答案：【101】5.單選題：用PLA實現(xiàn)組合邏輯時應(yīng)將函數(shù)；而用ROM實現(xiàn)組合邏輯時不對函數(shù)作任何化簡。

選項：

A、列出真值表

B、寫成最小項之和

C、進(jìn)行化簡

D、寫成最大項之和

答案：【進(jìn)行化簡】6.單選題：如下圖所示的RAM芯片組成的存儲器，存儲器的總?cè)萘渴恰?/p>

選項：

A、32×4

B、32×8

C、64×4

D、64×8

答案：【32×8】7.單選題：ROM由存儲陣列、地址譯碼器和組成。

選項：

A、輸出控制電路

B、只讀存儲器

C、輸入/輸出控制電路

D、觸發(fā)器

答案：【輸出控制電路】8.單選題：將256×1位ROM擴(kuò)展為1024×1位ROM，地址線為根。

選項：

A、8

B、12

C、10

D、7

答案：【10】9.單選題：同步SRAM的叢發(fā)讀寫操作模式指的是，根據(jù)外部給定的讀寫存儲單元的首地址，在作用下，SSRAM可以連續(xù)讀寫接下來的若干個地址單元。

選項：

A、叢發(fā)使能信號

B、內(nèi)部地址計數(shù)器

C、讀/寫控制信號

D、時鐘脈沖信號

答案：【時鐘脈沖信號】10.單選題：利用ROM實現(xiàn)兩個4位二進(jìn)制數(shù)相乘的功能，則該ROM的數(shù)據(jù)線有根。

選項：

A、4

B、8

C、10

D、16

答案：【8】11.單選題：利用ROM實現(xiàn)兩個4位二進(jìn)制數(shù)相乘的功能，則該ROM的地址線有根。

選項：

A、4

B、8

C、10

D、16

答案：【8】12.單選題：用ROM實現(xiàn)兩個3位二進(jìn)制數(shù)相乘的乘法器時，所需的容量為。

選項：

A、

B、

C、

D、

答案：【】13.單選題：利用ROM實現(xiàn)四位二進(jìn)制碼到四位格雷碼的轉(zhuǎn)換，則該ROM的數(shù)據(jù)線有4根，地址線有根。

選項：

A、2

B、4

C、8

D、10

答案：【4】14.單選題：以下哪種ROM的擦除過程就是數(shù)據(jù)寫入過程？

選項：

A、PROM

B、EPROM

C、

D、FlashMemory

答案：【】15.單選題：一個存儲矩陣有64行、64列，則存儲陣列的存儲容量為個存儲單元。

選項：

A、1024

B、2048

C、4K

D、4M

答案：【4K】16.單選題：用ROM可以實現(xiàn)各種組合邏輯函數(shù)。在設(shè)計實現(xiàn)時，只需列出真值表，邏輯函數(shù)的輸入作為存儲內(nèi)容，輸出作為地址，將內(nèi)容按地址寫入ROM即可。

選項：

A、正確

B、錯誤

答案：【錯誤】17.單選題：一個16K×4的存儲系統(tǒng)的起始地址為全0，其最高地址的十六進(jìn)制地址碼為3FFFH。

選項：

A、正確

B、錯誤

答案：【正確】18.單選題：DRAM中存儲的數(shù)據(jù)如果不進(jìn)行周期性的刷新，其數(shù)據(jù)將會丟失；而SRAM中存儲的數(shù)據(jù)無需刷新，只要電源不斷電就可以永久保存。

選項：

A、正確

B、錯誤

答案：【正確】19.單選題：同步RAM與異步RAM的主要差別在于前者的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的，同步RAM的讀寫速度低于異步RAM。

選項：

A、正確

B、錯誤

答案：【錯誤】20.單選題：半導(dǎo)體存儲器是數(shù)字系統(tǒng)的重要組成部分，它可分為ROM和RAM兩大類，屬于MOS工藝制成的超大規(guī)模集成電路。

選項：

A、正確

B、錯誤

答案：【錯誤】第9章可編程邏輯器件第9章可編程邏輯器件測驗題1.單選題：FPGA是指。

選項：

A、可編程邏輯陣列

B、現(xiàn)場可編程門陣列

C、只讀存儲器

D、隨機(jī)讀取存儲器

答案：【現(xiàn)場可編程門陣列】2.單選題：PLA是指。

選項：

A、可編程邏輯陣列

B、通用邏輯陣列

C、只讀存儲器

D、隨機(jī)讀取存儲器

答案：【可編程邏輯陣列】3.單選題：在PLD器件的結(jié)構(gòu)圖中，在陣列的橫線與豎線的交叉點上畫“x”，表示橫線與豎線是。

選項：

A、斷開的

B、編程連通的

C、懸空的

D、固定連通的

答案：【編程連通的】4.單選題：在系統(tǒng)可編程是指：對位于的可編程邏輯器件進(jìn)行編程。

選項：

A、用戶電路板

B、特制的電路板

C、編程器

D、專用編程器

答案：【用戶電路板】5.單選題：以下可編程邏輯器件中，集成密度最高的是。

選項：

A、PAL

B、GAL

C、CPLD

D、FPGA

答案：【FPGA】6.單選題：若某CPLD中的邏輯塊有36個輸入（不含全局時鐘、全局使能控制等），16個宏單元。理論上，該邏輯塊可以實現(xiàn)個邏輯函數(shù)，每個邏輯函數(shù)最多可有個變量。

選項：

A、36,16

B、20,36

C、20,16

D、16,36

答