遲滯比較器的電路設(shè)計(jì)與仿真分析案例概述1.1遲滯比較器的設(shè)計(jì)原理1.遲滯比較器的核心電路設(shè)計(jì)遲滯比較器的一個(gè)核心控制電路主要由兩個(gè)子部分共同組成，分別是指用于實(shí)現(xiàn)遲滯式控制功能的內(nèi)部差分控制輸入輸出級(jí)及其它相應(yīng)的用于實(shí)現(xiàn)外部差分輸出到單級(jí)函數(shù)轉(zhuǎn)換的差分輸出輸入級(jí)，如圖3-1所示。在核心電路中，M30和M49、M51和M34、M28和M6、M7和M26、M27和M29均嚴(yán)格匹配。定義S為第i個(gè)MOS管的寬長比，即Si=Wi/Li，并且PMOS的襯底都接VDD，NMOS的襯底都GND。圖3-1遲滯比較器核心電路首先由擺率指標(biāo)SR和CL算出“尾電流"I的最小值：I>SR×CL（確定I，由遲滯范圍指標(biāo)可得：VTRP+=跨導(dǎo)gm0可用公式計(jì)算得出：gm0=GB(通過跨導(dǎo)，可以得出S49：S49=g而S49=S30，可得M30的寬長比S30。同樣也可以確定M26、M7的寬長比S26、S7。S26=IS7=kS下面由輸入共模范圍最小輸入電壓設(shè)計(jì)S31、S33，確定S31、S33。VDS飽和=Si=2從而得出M31的寬長比S31，M33的寬長比S33。再由電路增益公式和功耗等數(shù)據(jù)，可計(jì)算出來M27、M29、M34、M51的寬長比為S27、S29、S34、S51。Av=AAv1=gAv2=g其中AV為電路的總增益，AV1為輸入等級(jí)的增益，AV2為輸出等級(jí)的增益。2.遲滯比較器的電流偏置電路設(shè)計(jì)遲滯比較器的電流偏置電路結(jié)構(gòu)如圖3-2所示。電流鏡電路是為了提供一個(gè)整體電路穩(wěn)定的基準(zhǔn)電流[8]，如下圖3-2中，M12與M13的柵極接在一起，M12的漏極也接到了M12與M13的柵極上，M12與M13就構(gòu)成了電流鏡電路。可以通過調(diào)整電流鏡比例的大小來調(diào)整輸出電流的大小。當(dāng)VDD打開時(shí)，圖3-3中的一個(gè)啟動(dòng)電路給M13一個(gè)小電流，隨著偏置電路的正常工作運(yùn)行和漏極啟動(dòng)，M13的一個(gè)漏極啟動(dòng)電壓逐漸增加，使得流入偏置點(diǎn)的電流源柵阻電路的啟動(dòng)電流逐漸減少，流進(jìn)電路M13的啟動(dòng)電流全部從M14中流出，啟動(dòng)截止電路流入M17管中就是電流截止。圖3-2遲滯比較器電流鏡電路1.遲滯比較器的啟動(dòng)電路設(shè)計(jì)遲滯比較器的啟動(dòng)電路結(jié)構(gòu)圖如圖3-3。啟動(dòng)電路就是完成完整電路不可或缺的一個(gè)部分[9,10]。它的原理就是當(dāng)一個(gè)比較器電路的直流輸出電壓VDD被打開時(shí)，保證整個(gè)輸出電路的系統(tǒng)都能夠順利地進(jìn)行啟動(dòng)，從而促使其正常運(yùn)行。VDD開啟時(shí)，M17和M18均被導(dǎo)通。圖3-3遲滯比較器啟動(dòng)電路1.2遲滯比較器整體電路設(shè)計(jì)根據(jù)上一小節(jié)電路設(shè)計(jì)，遲滯比較器從三個(gè)部分進(jìn)行了電路設(shè)計(jì)，它們分別是核心電路、電流鏡偏置電路以及啟動(dòng)電路[11]。遲滯比較器的信號(hào)控制電路由兩個(gè)部分共同組成。一級(jí)就是能夠?qū)崿F(xiàn)內(nèi)部遲滯控制功能的單級(jí)差分信號(hào)輸入輸出級(jí)，二級(jí)則是能夠?qū)崿F(xiàn)單級(jí)差分輸入到單級(jí)信號(hào)轉(zhuǎn)換的差分輸出輸入級(jí)。電流偏置電路部分的作用是提供給整個(gè)電路穩(wěn)定的基準(zhǔn)電流[12]。關(guān)于遲滯比較器的啟動(dòng)電路，它的功能主要是當(dāng)一個(gè)遲滯比較器電路中的直流電壓VDD被打開時(shí)，保證整個(gè)電路系統(tǒng)都能夠順利啟動(dòng)，從而使其正常運(yùn)行[13,14]。在基本完成了對(duì)比較器差分式輸入等級(jí)、輸出等級(jí)、電流偏置及啟動(dòng)等級(jí)的設(shè)計(jì)之后，遲滯比較器的總體電路圖也基本確定。遲滯比較器的電路圖結(jié)構(gòu)如下圖3-4所示。圖3-4遲滯比較器最終電路圖1.3遲滯比較器輸入輸出仿真對(duì)遲滯比較器電路的輸入輸出進(jìn)行了仿真，結(jié)果如下圖3-5所示。紅色的線為遲滯比較器電路的輸入，藍(lán)色的線為遲滯比較器電路的輸出。由下圖所示，一開始電路中的輸入電壓隨時(shí)間的增長由低到高，到達(dá)正向翻轉(zhuǎn)點(diǎn)，即輸入電壓為195.9mV時(shí)，輸出電壓上升。當(dāng)?shù)竭_(dá)一定時(shí)間后，輸入電壓隨時(shí)間增長開始由高到低，到達(dá)負(fù)向翻轉(zhuǎn)點(diǎn)時(shí)，即輸入電壓為168.0mV時(shí)，輸出電壓開始下降。根據(jù)遲滯比較器輸入輸出電路仿真結(jié)果，這說明了遲滯比較器電路的輸入輸出電壓隨時(shí)間可以正常工作。并且如下圖所示，在兩個(gè)翻轉(zhuǎn)點(diǎn)的電壓并不相同，這證明了遲滯比較器的遲滯功能，設(shè)計(jì)的此電路有抗噪聲效果。圖3-5遲滯比較器輸入輸出仿真結(jié)果1.4遲滯比較器的翻轉(zhuǎn)電平仿真1.上升沿翻轉(zhuǎn)電平在不同的電壓（1.0V、1.5V、4.5V）、不同的溫度（-40℃~85℃）、不同的工藝角和不同的vbg（1.2V~1.3V）下仿真上升沿翻轉(zhuǎn)電平如下圖3-6所示。由下圖3-6以及仿真數(shù)據(jù)可知：（1）典型條件下，上升沿翻轉(zhuǎn)電平為196mV。（2）在vdd=3V，vbg=1.3，溫度為85℃，ss_3V、ff_disres工藝腳下，上升沿翻轉(zhuǎn)電平最大為205mV。（3）在vdd=4.5V，vbg=1.2，溫度為-40℃，ff_3V、ss_disres工藝腳下，上升沿翻轉(zhuǎn)電平最小為185mV。圖3-6上升沿翻轉(zhuǎn)電平2.下降沿翻轉(zhuǎn)電平在不同的電壓（1.0V、1.5V、4.5V）、不同的溫度（-40℃~85℃）、不同的工藝角和不同vbg（1.2V~1.3V）下仿真下降沿翻轉(zhuǎn)電平如下圖3-7所示。由下圖3-7以及仿真數(shù)據(jù)可知：典型條件下，下降沿翻轉(zhuǎn)電平為168mV。（2）在vdd=3V，vbg=1.3，溫度為-40℃，ff_3V、ff_disres工藝腳下，下降沿翻轉(zhuǎn)電平最大為177mV。（3）在vdd=4.5V，vbg=1.2，溫度為85℃，ff_3V、ss_disres工藝腳下，下降沿翻轉(zhuǎn)電平最小為159mV。圖3-7下降沿翻轉(zhuǎn)電平1.5遲滯比較器的響應(yīng)時(shí)間仿真上升沿響應(yīng)時(shí)間仿真結(jié)果如下，在不同的電壓（1.0V、1.5V、4.5V）、不同的溫度（-40℃~85℃）、不同的工藝角和不同vbg（1.2V~1.3V）下仿真上升沿響應(yīng)時(shí)間如下圖3-8所示。由上圖以及仿真數(shù)據(jù)可知：典型條件下，上升沿響應(yīng)時(shí)間為49.3ns，上升沿響應(yīng)時(shí)間最小為42ns，上升沿響應(yīng)時(shí)間最大為56.04ns。圖3-8上升沿響應(yīng)時(shí)間下降沿響應(yīng)時(shí)間仿真如下，在不同的電壓（1.0V、1.5V、4.5V）、不同的溫度（-40℃~85℃）、不同的工藝角和不同vbg（1.2V~1.3V）下仿真下降沿響應(yīng)時(shí)間如下圖3-9所示。由上圖以及仿真數(shù)據(jù)可知：典型條件下，下降沿響應(yīng)時(shí)間為676.6ns，下降沿響應(yīng)時(shí)間最小為518.9ns，下降沿響應(yīng)時(shí)間最大為864.9ns。圖3-9下降沿響應(yīng)時(shí)間1.6遲滯比較器整體功耗在不同的電壓（1.0V、1.5V、4.5V）、不同的溫度（-